WEKO3
アイテム
メッセージ駆動形 IＰ コアインタフェースの一提案
https://ipsj.ixsq.nii.ac.jp/records/61223
https://ipsj.ixsq.nii.ac.jp/records/612236131e44f-0995-4c32-93a2-6b0d71a10a53
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM09138006 (919.3 kB)
|
Copyright (c) 2009 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2009-01-22 | |||||||
| タイトル | ||||||||
| タイトル | メッセージ駆動形 IＰ コアインタフェースの一提案 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Proposal of Message Driven IP Core Interface | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京電機大学大学院情報環境学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京電機大学大学院情報環境学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京電機大学大学院情報環境学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京電機大学大学院情報環境学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京電機大学工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Environment, Tokyo Denki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Environment, Tokyo Denki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Environment, Tokyo Denki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Environment, Tokyo Denki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| School of Engineering, Tokyo Denki University | ||||||||
| 著者名 |
佐々木, 隆太
中村, 次男
冬爪, 成人
笠原, 宏
田中, 照夫
× 佐々木, 隆太 中村, 次男 冬爪, 成人 笠原, 宏 田中, 照夫
|
|||||||
| 著者名(英) |
Ryuta, Sasaki
Tsugio, Nakamura
Narito, Fuyutsume
Hiroshi, Kasahara
Teruo, Tanaka
× Ryuta, Sasaki Tsugio, Nakamura Narito, Fuyutsume Hiroshi, Kasahara Teruo, Tanaka
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | SOC のような超高集積回路では，開発元の異なる多種多様な IP コアが １ チップに集積される．そのため，IP コア間のインタフェースの標準化，通信方式，バス使用権の制御などの課題が山積する．そこで，筆者らはこれまでバスと各 IP コア間に通信の制御を行う機構を配置することでインタフェースの標準化を容易にする研究を行ってきた.これにより，以上の諸問題を解決でき，さらに並列性を持たせた効率のよい通信が可能となる. ＦＰＧＡ で試作した結果を報告する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In a ULSI such as SoC, various IP cores with different development firms are integrated in single-chip. Therefore problems such as standardization of the interface between the IP cores, communication method, bus use control etc. are piling up. To make the standardization of interface easy, we propose a scheme called access control unit (ACU) which controls communication between the common bus and each IP core. By using this ACU, it is possible to solve not only above mentioned problems, but also to cope with efficient concurrency operation. The results on the trial by implementing ACU on FPGA are also described. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2009, 号 7(2009-SLDM-138), p. 31-36, 発行日 2009-01-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
