@techreport{oai:ipsj.ixsq.nii.ac.jp:00061091,
 author = {神山, 輝壮 and 和田, 康孝 and 林, 明宏 and 間瀬, 正啓 and 中野, 啓史 and 渡辺, 岳志 and 木村, 啓二 and 笠原, 博徳 and Teruo, Kamiyama and Yasutaka, Wada and Akihiro, Hayashi and Masayoshi, Mase and Hirohumi, Nakano and Takeshi, Watanabe and Keiji, Kimura and Hironori, Kasahara},
 issue = {1(2009-EMB-11)},
 month = {Jan},
 note = {本稿では，汎用プロセッサコアに加え複数のアクセラレータを 1 チップ上に集積したヘテロジニアスマルチコアアーキテクチャと，それに協調する自動並列化コンパイラの性能について述べる．コンパイラによる並列性の抽出を考慮して記述されたマルチメディアアプリケーションを用いて，汎用 CPU コアを 2 基， FE-GA を想定したアクセラレータコアを 2 基搭載したヘテロジニアスマルチコアアーキテクチヤ構成で評価したところ， ＭP3 エンコーダでは 1 つの汎用 CPU コアに対して 9.82 倍， JPEG 2000 エンコーダでは 14.64 倍 の速度向上率が得られた．, This paper describes a heterogeneous multicore architecture having accelerator cores in addition to general purpose cores, an automatic parallelizing compiler that cooperatively works with the heterogeneous multicore, a heterogeneous multicore architecture simulation environment, and performance evaluation results with the simulation environment. For the performance evaluation, multimedia applications written in C or Fortran, considered with parallelization by the compiler, are used. As a result, the evaluated heterogeneous multicore having two general purpose cores and two accelerator cores achieves 9.82 times speedup from MP3 encoder. This architecture also achieves 14.64 times speedup from JPEG2000 encoder.},
 title = {メディアアプリケーションを用いた並列化コンパイラ協調型へテロジニアスマルチコアアーキテクチャのシミュレーション評価},
 year = {2009}
}