WEKO3
アイテム
マルチプロセッサ型汎用画像処理システム －その1基本理念とハードウエア－
https://ipsj.ixsq.nii.ac.jp/records/53793
https://ipsj.ixsq.nii.ac.jp/records/53793c7a02505-f38c-4d7e-9dbd-f41161dd6fdb
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-CVIM84031005.pdf (1.3 MB)
|
Copyright (c) 1984 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1984-07-19 | |||||||
| タイトル | ||||||||
| タイトル | マルチプロセッサ型汎用画像処理システム －その1基本理念とハードウエア－ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Multi -purpose Image Processing System Using Multi- processors -Part 1 Concept and Hardware Configuration- | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 日本電信電話公社横須賀電気通信研究所 | ||||||||
| 著者所属 | ||||||||
| 日本電信電話公社横須賀電気通信研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YOKOSUKA Electrical Communication Laboratory N.T.T. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YOKOSUKA Electrical Communication Laboratory N.T.T. | ||||||||
| 著者名 |
三ツ矢, 英司
末永, 康仁
× 三ツ矢, 英司 末永, 康仁
|
|||||||
| 著者名(英) |
Eiji, Mitsuya
Yasuhito, Suenaga
× Eiji, Mitsuya Yasuhito, Suenaga
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper presents a new image processing system concept called HIPUS - a <HI>___-erarchical P__-icture U__-nderstanding S__-ystem. The HIPUS consists of hierarchically combined image processors which form three level processor layers: (1) array or pipeline processor layer (2) multiprocessor layer and (3) single processor layer. An experimental image processing system having four processing units which is called M-HIPUS (Multi-processor layer of HIPUS) has been developed to realize the multi-processor layer of HIPUS which proved to be 10-20 times faster than VAX-11/780. | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper presents a new image processing system concept called HIPUS - a <HI>___-erarchical P__-icture U__-nderstanding S__-ystem. The HIPUS consists of hierarchically combined image processors which form three level processor layers: (1) array or pipeline processor layer, (2) multiprocessor layer, and (3) single processor layer. An experimental image processing system having four processing units, which is called M-HIPUS (Multi-processor layer of HIPUS), has been developed to realize the multi-processor layer of HIPUS which proved to be 10-20 times faster than VAX-11/780. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11131797 | |||||||
| 書誌情報 |
情報処理学会研究報告コンピュータビジョンとイメージメディア（CVIM） 巻 1984, 号 23(1984-CVIM-031), p. 1-8, 発行日 1984-07-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
