WEKO3
アイテム
MIPS R3000プロセッサにおける細粒度動的スリーブ制御の実装と評価
https://ipsj.ixsq.nii.ac.jp/records/33875
https://ipsj.ixsq.nii.ac.jp/records/3387568cc0f93-b6d4-4db1-ab5d-201529a6d17d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-EMB08007013.pdf (1.6 MB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-01-16 | |||||||
| タイトル | ||||||||
| タイトル | MIPS R3000プロセッサにおける細粒度動的スリーブ制御の実装と評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Fine Grain Dynamic Sleep Control Scheme in MIPS R3000 | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京大学 | ||||||||
| 著者所属 | ||||||||
| 東京大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The University of Tokyo | ||||||||
| 著者名 |
関, 直臣
Lei, Zhao
徐, 慧
池淵, 大輔
小島, 悠
長谷川, 揚平
天野, 英晴
香嶋, 俊裕
武田, 清大
白井, 利明
中田, 光貴
宇佐美, 公良
砂田, 徹也
金井, 遵
並木, 美太郎
近藤, 正章
中村, 宏
× 関, 直臣 Lei, Zhao 徐, 慧 池淵, 大輔 小島, 悠 長谷川, 揚平 天野, 英晴 香嶋, 俊裕 武田, 清大 白井, 利明 中田, 光貴 宇佐美, 公良 砂田, 徹也 金井, 遵 並木, 美太郎 近藤, 正章 中村, 宏
|
|||||||
| 著者名(英) |
Naomi, Seki
Lei, ZHAO
Jo, Kei
Daisuke, Ikebuchi
YU, KOJIMA
YOHEI, HASEGAWA
HlDEHARU, AMANO
TOSHIHIRO, KASHIMA
SEIDAI, TAKEDA
TOSHIAKI, SHIRAI
MlTUSTAKA, NAKATA
KlMIYOSHI, USAMI
TETSUYA, SUNATA
,JUN, KANAI
MlTARO, NAMIKI
MASAAKI, KONDO
Hiroshi, NAKAMURA
× Naomi, Seki Lei, ZHAO Jo, Kei Daisuke, Ikebuchi YU, KOJIMA YOHEI, HASEGAWA HlDEHARU, AMANO TOSHIHIRO, KASHIMA SEIDAI, TAKEDA TOSHIAKI, SHIRAI MlTUSTAKA, NAKATA KlMIYOSHI, USAMI TETSUYA, SUNATA ,JUN, KANAI MlTARO, NAMIKI MASAAKI, KONDO Hiroshi, NAKAMURA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本報告はパワーゲーティング(PG)を使った演算器レベルでの動的スリーブ制御による消費電力削減機構の実装及び評価を行う。MIPSR3000のALUからシフタ、乗算器、除算器を分離し、それぞれを動的にパワーゲーテイングを行う。省電力化を施したR3000コアと16KBのL1キャッシュ、TLBをあわせて、ASPLA90nmで試作チップGeyser-Oとしてテープアウトした。Geyser-Oの性能、電力と面積をポストレイアウト後のシミュレーションにより評価した。この結果、4種類のアプケーションについてリーク電力は平均約47％減らすことができた。一方、スリーブ制御の実装によって生じたエリアオーバーヘッドは41％であった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A processor with a novel fine grain power gating technique to save leakage power was designed and implemented. An execution unit is divided into four small units: multiplier, divider, shifter and others, the power of each unit is cut-off dynamically based on the op eration. We tape-outed the prototype chip Geyser-0, which provides R3000 Core with the power reduction technique, 16KB caches and TLB using 90nm CMOS technology. Evaluation results of four benchmark programs for embedded application show that 47% leakage power are reduced in avarage with 41% area overhead. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA12149313 | |||||||
| 書誌情報 |
情報処理学会研究報告組込みシステム（EMB） 巻 2007, 号 1(2008-EMB-007), p. 71-76, 発行日 2008-01-16 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
