WEKO3
アイテム
大規模ディジタルLSIの製造後クロック調整手法の提案と検証
https://ipsj.ixsq.nii.ac.jp/records/33050
https://ipsj.ixsq.nii.ac.jp/records/33050d82c5321-2265-4cc6-a876-396ad84f377c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2007-03-04 | |||||||
タイトル | ||||||||
タイトル | 大規模ディジタルLSIの製造後クロック調整手法の提案と検証 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Proposal of a Post-fabrication Clock-timing Adjustment Method for Large-Scale Digital LSIs | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
値 | 東邦大学大学院理学研究科 | |||||||
著者所属 | ||||||||
値 | 半導体MIRAIプロジェクト,産業技術総合研究所次世代半導体研究センター | |||||||
著者所属 | ||||||||
値 | 半導体MIRAIプロジェクト,産業技術総合研究所次世代半導体研究センター | |||||||
著者所属 | ||||||||
値 | 東邦大学大学院理学研究科 | |||||||
著者所属 | ||||||||
値 | 半導体MIRAIプロジェクト,産業技術総合研究所次世代半導体研究センター | |||||||
著者所属 | ||||||||
値 | 三洋電機株式会社 | |||||||
著者所属 | ||||||||
値 | 三洋電機株式会社 | |||||||
著者所属 | ||||||||
値 | 三洋電機株式会社 | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Science, Tbho University | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | MIRAI-ASRC, National Institute of Advanced Industrial Science and Technology (AIST) | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | MIRAI-ASRC, National Institute of Advanced Industrial Science and Technology (AIST) | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Science, Tbho University | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | MIRAI-ASRC, National Institute of Advanced Industrial Science and Technology (AIST) | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Sanyo Electric Co.,Ltd. | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Sanyo Electric Co.,Ltd. | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Sanyo Electric Co.,Ltd | |||||||
著者名 |
諏佐, 達也
× 諏佐, 達也
|
|||||||
著者名(英) |
TATSUYA, SUSA
× TATSUYA, SUSA
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 製造ばらつぎにより発生するクロック・スキューの問題を解決するための手法として,遺伝的アルゴリズムを用いたディジタルLSIの製造後クロック調整技術が提案されている.しかし,大規模なLSIの調整では,鋼整箇所が増大するため,調整時間が増加するという問題がある.そこで,本研究では,大規模ディジタルLSIにも適用可能な製造後クロック調整手法を提案する.提案手法では,LSI設計時に行うSm(StaticTimmgAnalysi8)の結果を用いて調整箇所を限定し,調整時間を短縮する.それに加えて,遺伝的アルゴリズムの初期集団の分布を工夫することで,更に調整時間を短縮する.さらに,これらの手法による調整効果をLSIの設計時に検証できるようにするための調整シミュレータを開発した.このシミュレータを、いた調綣火験の$ 'i采,1031箇所ものフリップフロップが存在する実閉的な大規模LSIにおいて,数秒という現実的な時間で調整が完rできる見込みを得た. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | To solve the problem of fluctuations in clock timing with large scale digital LSIs (also known as the "clock skew" problem), the post-fabrication clock-timing adjustment technique using a genetic algorithm (GA) has been proposed. However, the adjustment time increases incurred when more programmable delay circuits are incorporated within large-scale LSIs is a serious issue. For this problem, we propose a post-fabrication clock adjustment method to realize practical applications. This method reduces the acUustment time by reducing adjustment points utilizing results of static timing analysis (STA) and adopting improved distribution for initial population of GA. Moreover, we have developed an adjustment simulator to predict the adjustment results by the proposed method in design stages of LSIs. Adjustment experiments using the developed simulator demonstrate that our method can adjust practical large-scale LSIs with 1031 flip-flops within a few seconds. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10505667 | |||||||
書誌情報 |
情報処理学会研究報告数理モデル化と問題解決(MPS) 巻 2007, 号 19(2007-MPS-063), p. 65-68, 発行日 2007-03-04 |
|||||||
Notice | ||||||||
値 | SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | |||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |