WEKO3
アイテム
大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
https://ipsj.ixsq.nii.ac.jp/records/29383
https://ipsj.ixsq.nii.ac.jp/records/293831c3dcc9b-69c0-4217-934b-a86fc7d82e95
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-HPC00085002.pdf (1.0 MB)
|
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2001-03-08 | |||||||
| タイトル | ||||||||
| タイトル | 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Development of a Multiprocessor Emulation System by the Application of Large - scale FPGA | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 科学技術振興事業団 | ||||||||
| 著者所属 | ||||||||
| 株式会社カーネル | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部／電気通信大学大学院情報システム学研究科 | ||||||||
| 著者所属 | ||||||||
| 株式会社創夢 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Domestic Research Fellow, Japan Science and Technology Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kernel Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory/Graduate School of Information Systems, The University of Electro - Communications | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| SOUM Corporation | ||||||||
| 著者名 |
佐谷野, 健二
片下, 敏宏
小池, 汎平
児玉, 祐悦
坂根, 広史
甲村, 康人
× 佐谷野, 健二 片下, 敏宏 小池, 汎平 児玉, 祐悦 坂根, 広史 甲村, 康人
|
|||||||
| 著者名(英) |
Kenji, Sayano
Toshihiro, Katashita
Hanpei, Koike
Yuetsu, Kodama
Hirofumi, Sakane
Yasuhito, Koumura
× Kenji, Sayano Toshihiro, Katashita Hanpei, Koike Yuetsu, Kodama Hirofumi, Sakane Yasuhito, Koumura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本研究では，近年大容量化の進むFPGAを応用してマルチプロセッサ向けエミュレーションシステムの開発を行っている．本システムでは，プロセッサコアとネットワーク機能を単一のFPGAチップ内に実装することで，高速なエミュレーション動作と高い柔軟性を実現する．また，FPGAチップ間を高速な差動信号バスで結ぶことにより，マルチプロセッサのエミュレーションを行う際のシステム全体の性能を考慮して設計を行った． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this research, we are developing a multiprocessor emulation system by the application of large-scale FPGA that the capacity is increasing rapidly in recent years. This system realizes very high-speed emulation and high flexibility, since processor cores and network switches are implemented in a single FPGA chip. Furthermore, the system performance at multiprocessor emulation is regarded in the development of this system by that the high-speed differential I/O buses connect each FPGA chip. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10463942 | |||||||
| 書誌情報 |
情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC） 巻 2001, 号 22(2000-HPC-085), p. 7-12, 発行日 2001-03-08 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
