WEKO3
アイテム
主記憶以外に大容量メモリを有するメモリ/ネットワークアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/28837
https://ipsj.ixsq.nii.ac.jp/records/28837df2b042d-f18e-4b58-937f-cfecd3c5881e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-HPC07109027.pdf (823.9 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-03-02 | |||||||
| タイトル | ||||||||
| タイトル | 主記憶以外に大容量メモリを有するメモリ/ネットワークアーキテクチャ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Network/Memory Architecture with Large Memory in addition to Main Memory | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| (株)東芝 研究開発センター | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Corporate Research and Developpment Center, Toshiba | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者名 |
田邊, 昇
北村聡
宮部, 保雄
宮代具隆
天野, 英晴
羅徴哲
中條拓伯
× 田邊, 昇 北村聡 宮部, 保雄 宮代具隆 天野, 英晴 羅徴哲 中條拓伯
|
|||||||
| 著者名(英) |
NOBORU, TANABE
AKIRA, KlTAMURA
YASUO, MlYABE
TOMOTAKA, MlYASHIRO
HlDEHARU, AMANO
ZHENGZHE, LUO
HlRONORI, NAKAJO
× NOBORU, TANABE AKIRA, KlTAMURA YASUO, MlYABE TOMOTAKA, MlYASHIRO HlDEHARU, AMANO ZHENGZHE, LUO HlRONORI, NAKAJO
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | PC用途以外にもGoogle型サーバーなども視野に入れた高性能コンピュータシステムの構築方法として，本報告では主記憶に大容量メモリを有するメモリ/ネットワークアーキテクチャを提案する．従来の主記憶の問題点を考察し，PC や東芝Cell リファレンスセットのメモリシステムおよびI/Oシステムの改善を行う手段の一実現例としてDIMMnet-3を紹介する．小さな制御データと大きな応答データを混在して扱う際の遅延増加を抑制することを目的としたLHCやLHSと名づけた通信機構を提案・紹介し，それらの通信遅延性能に関する評価結果を示 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this report, we propose the memory/network architecture with large extended memory as a way to make high per formance computer system not only for HPC but also for Google-like servers. At first, the problems on conventional main memory are mentioned. We introduce DIMMnet-3 for the solution to enhance memory system and I/O system of PC and Toshiba Cell Reference Set. Communication mechanisms named LHC and LHS are proposed or introduced. These are architecture for reducing latency for mixed messages with small controlling data and large acknowledge data. The latency evaluation of them is shown. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10463942 | |||||||
| 書誌情報 |
情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC） 巻 2007, 号 17(2007-HPC-109), p. 157-162, 発行日 2007-03-02 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
