@techreport{oai:ipsj.ixsq.nii.ac.jp:00028815, author = {片岡, 晶人 and 中西, 正樹 and 山下, 茂 and 中島, 康彦 and Akihito, Kataoka and Masaki, Nakanishi and Shigeru, Yamashita and Yasuhiko, Nakashima}, issue = {17(2007-HPC-109)}, month = {Mar}, note = {スーパースカラプロセッサは,複雑な命令発行機構や演算器周辺回路によって命令レベル並列度を向上させているものの,消費電力の削減が問題となっている.本稿では命令をVLIW型命令キューの適切な位置に登録することにより,命令発行機構や演算器周辺回路を簡素化できる手法を提案する.提案モデルと対抗モデルのパイプラインシミュレータによるIPC測定と,対抗モデルの遅延時間の評価と,提案モデルの遅延時間の見積もりを行った結果,提案手法は既存の集中命令ウィンドウ型スーパースカラより21%性能向上できることがわかった., Complex issue logic and reservation station have improved the instruction level parallelism in superscaler processors, though the compicated logic increases the power consumption. In this paper, we propose method for instruction scheduling to appropriate position in VLIW instruction queue to simplify issue logic. We evaluated IPC using a pipeline simulator, and we estimated the delay time of the pipeline model written in Verilog-HDL. The result shows our method can speed up in 21 % to the super scaler processor with centralized instruction window.}, title = {VLIW型命令キューを持つOROCHIの命令スケジューリング機構}, year = {2007} }