SR11000/J2 における4倍精度演算を改良したFFTの実装と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2008-07-29
• タイトル: SR11000/J2 における4倍精度演算を改良したFFTの実装と評価
• タイトル / 言語: en
• タイトル: Implementation and Evaluation of FFT Using Improved Quadruple Precision Arithmetic on SR11000/J2
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院新領域創成科学研究科基盤情報学専攻
• 著者所属: 東京大学大学院新領域創成科学研究科基盤情報学専攻
• 著者所属: 東京大学情報基盤センター
• 著者所属: 東京大学情報基盤センター
• 著者所属(英): en
• 著者所属(英): Dept. Frontier Informatics, Graduate School of Frontier Sciences, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Dept. Frontier Informatics, Graduate School of Frontier Sciences, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Information Technology Center, the University of Tokyo
• 著者所属(英): en
• 著者所属(英): Information Technology Center, the University of Tokyo
• 著者名: 筒井, 直機; 吉田, 仁; 黒田, 久泰; 金田, 康正
• 著者名(英): Naoki, Tsutsui; Hitoshi, Yoshida; Hisayasu, Kuroda; Yasumasa, Kanada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 浮動小数点演算で扱う数値は計算機上で有限桁の取り扱いとなるため，一般的には演算毎に誤差が発生する．それで計算精度を高めるために 4 倍精度演算を使用することがあるが， 4 倍精度演算はソフトウェアによるエミュレーションで実現されることが大半のため，ハードウェアで実現される倍精度演算と比べてかなり遅くなる．本研究は，これまで行ってきているベクトルデータに対する 4 倍精度演算の高速化で提案した手法を， 4 倍精度 FFT の実現に適応した．その結果実行性能について，インラインアセンブラを用いてレイテンシの隠蔽を行なう事で，元の19%まで計算時間を短縮させることができた．なおこの GCC のアセンブラによる実現は， HITACHI 最適化コンパイラでコンパイルした他の方法によるものとほぼ同等の計算速度となっている．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Floating point operations generate rounding errors in every operation, in general, because numerical operations are done with limited digits. In order to get high precision results, quadruple precision operations are sometimes used. Quadruple precision operations were realized with software emulations on almost all machines. Then, processing speed is rather slow compared to double precision operations which were realized with hardware. We adopted acceleration methods used in uadruple precision operations to quadruple precision FFT. We succeeded in reducing the computing time to 19% to the original non-optimized version by applying in-line assembler with latency hiding technique to the original sources. This method with GCC realizes almost the same performance as another method with HITACHI optimizing compiler.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2008, 号 74(2008-HPC-116), p. 61-66, 発行日 2008-07-29
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会