@techreport{oai:ipsj.ixsq.nii.ac.jp:00028371,
 author = {大村道郎 and 出本, 浩 and 藤井, 隆志 and 菊野, 亨 and 吉田, 典司 and Michiroh, Ohmura and Hiroshi, Izumoto and Takashi, Fujii and Tohru, Kikuno and Noriyoshi, Yoshida},
 issue = {90(1987-SLDM-040)},
 month = {Dec},
 note = {VLSIチップのレイアウト設計において，既に設計されているチップのモジュールを再利用することは，設計期間の短縮につながる．本稿では，筆者らにより提案されている階層化フロアプランニング手法における初期フロアプランニングの段階について，?モジュールを再利用することを前提とし，ハードモジュールの形状を凸XY多角形に拡張し，?チップ周辺の入出力パッドの位置を考慮した．本手法では，まず，モジュール間の結合度に応じて初期配置を行う．次に，各モジュールの位置を決定する．最後に，相対位置関係を保存しながら，チップの縦横比を満たし，且つ面積が最小になるよう重なりを除去する．, This paper discusses the initial phase of the floorplanning method proposed by the authors. First, convex rectilinear polygons are introduced in order to treat reused modules. Second, the positions of I/O pads are taken into consideration. In our method, a placement of modules is obtained based on the connectivity between modules. Then, orientations of modules are determined. Finally, overlaps of modules are resolved preserving relative positions, satisfying the aspect ratio, and minimizing the chip area.},
 title = {モジュールの再利用を考慮したフロアプラン設計手法の提案　?初期フロアプランニング?},
 year = {1987}
}