依存性グラフに基づく非同期式制御回路の合成

• Item type: SIG Technical Reports(1)
• 公開日: 1992-10-22
• タイトル: 依存性グラフに基づく非同期式制御回路の合成
• タイトル / 言語: en
• タイトル: Asynchronous Control Circuit Synthesis using Direct Mapping from Dependency Graph
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学 工学部
• 著者所属: 東京工業大学 工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Tokyo Institute of Technology
• 著者名: 籠谷, 裕人; 南谷, 崇
• 著者名(英): Hiroto, Kagotani; Takashi, Nanya
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、非同期式制御回路の新しい合成手法を提案する。本手法は、レジスタ間の転送や演算といった基本的な操作の間に成り立つべき依存関係そのものを仕様とし、それを回路の信号遷移因果関係に直接写像することによって非同期式回路を実現する。そのような依存性をグラフとして表し、このグラフの構造が制御回路の基本構造となる。依存性グラフにおけるノードなど各記述要素に対応した回路素片を用意し、仕様のグラフの各部分をその回路素片で置換することにより、制御回路が合成される。これにより合成の手順が単純になり、またシステムの並列性を自然に引き出す回路が得られる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents an efficient synthesis method for asynchronous control circuits. The method uses dependencies between atomic operations such as register transfers or arithmetic operations as specifications, and implements asynchronous circuits by mapping directly the dependencies to causalities of signal transitions. The dependencies of a system are described as a graph, and the structure of the graph decides how the control circuit is synthesized. Circuit blocks implementing elements of graphic specifications are presented here. The synthesis is made by mapping the graph elements to the associated blocks. This method is simple and gives highly parallel circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1992, 号 83(1992-SLDM-064), p. 9-16, 発行日 1992-10-22
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会