WEKO3
アイテム
信号間相関を考慮した確率的消費電力見積方法
https://ipsj.ixsq.nii.ac.jp/records/27922
https://ipsj.ixsq.nii.ac.jp/records/27922651f6137-2444-4e14-b49e-f16d43c4a65c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1995-07-20 | |||||||
タイトル | ||||||||
タイトル | 信号間相関を考慮した確率的消費電力見積方法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Switching Activity Analysis using Boolean Approximation Method | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
(株)東芝 半導体設計自動化技術開発部 | ||||||||
著者所属 | ||||||||
(株)東芝 半導体設計自動化技術開発部 | ||||||||
著者所属 | ||||||||
(株)東芝 半導体設計自動化技術開発部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
DA develop Dept., Semiconductor DA & Test Engineering Center, TOSHIBA Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
DA develop Dept., Semiconductor DA & Test Engineering Center, TOSHIBA Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
DA develop Dept., Semiconductor DA & Test Engineering Center, TOSHIBA Corp. | ||||||||
著者名 |
内野, 琢
× 内野, 琢
|
|||||||
著者名(英) |
Taku, Uchino
× Taku, Uchino
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 組み合わせ論理回路の各内部ノードに対する信号確率とスウィッチング確率の効率的な見積手法を提案する。本手法の特徴は信号の再収斂による信号間相関の第一次の効果を考慮にいれている点にある。具体的には、2つのBoole式の積の確率をそれぞれのBoole式の確率の積で近似する際に、積をとる操作と確率をとる操作の順序の違いによる誤差に対する一次の補正を行っている。実験によると、本手法は最も精度の高い従来手法よりも数十倍高速であり、精度は同程度であることが示された。本手法による回路全体の消費電力の見積誤差は平均で約0.5%であった。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper presents an efficient algorithm, BAM (Boolean Approximation Method), for the signal probability and the switching activity estimation at all nodes in combinational logic circuits under a zero-delay model, taking into account first-order signal correlation effects due to reconvergent fan-out nodes. The main feature of our approach is the systematic algebraic pull-back of real number calculation to Boolean calculation. This is an entirely new idea in the field of probabilistic power estimation. The analysis of the time complexity and the experimental results show the running time of our approach to be much shorter than that of the most accurate approach previously proposed and that our approach has comparable accuracy. The error of the total power estimation is about 0.5% on average. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1995, 号 72(1995-SLDM-076), p. 57-64, 発行日 1995-07-20 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |