WEKO3
アイテム
エントロピーCODECの高位合成手法
https://ipsj.ixsq.nii.ac.jp/records/27857
https://ipsj.ixsq.nii.ac.jp/records/27857ace94700-6750-4d31-bea0-3468706cb051
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM95079005.pdf (435.4 kB)
|
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1996-02-09 | |||||||
| タイトル | ||||||||
| タイトル | エントロピーCODECの高位合成手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | High Level Synthesis for Entropy CODEC | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部電子通信学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部電子通信学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部電子通信学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部電子通信学科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept of Electronics and Communication Engineering Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept of Electronics and Communication Engineering Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept of Electronics and Communication Engineering Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept of Electronics and Communication Engineering Waseda University | ||||||||
| 著者名 |
鈴木, 克青
戸川, 望
佐藤政生
大附, 辰夫
× 鈴木, 克青 戸川, 望 佐藤政生 大附, 辰夫
|
|||||||
| 著者名(英) |
Katsuharu, Suzuki
Nozomu, Togawa
Masao, Sato
Tatsuo, Ohtsuki
× Katsuharu, Suzuki Nozomu, Togawa Masao, Sato Tatsuo, Ohtsuki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 画像符号化処理において，エントロピー符号化・復号化は，高位合成CADとFPGAの組合せによって，高速かつ柔軟なハードウェアとして実現できる．本稿では，そのようなCADシステムの核となる，エントロピーCODECの動作記述を入力としたスケジューリング・アロケーション手法を提案する．スケジューリング処理では，制御の流れを表すグラフ(F)を入力とし，CFGの各節点を縮退させることで、実行時間が短く，ハードウェアコストの小さい結果を得る．アロケーション処理では，各演算をビット長の異なる機能ユニットに割り当てることを可能とする．このような処理によって，条件分岐が多く，かつ変数のビット長が異なるようなエントロピーCODECの動作記述から効率良くRTレベルの記述を得ることができる．提案手法を計算機上に実装し，評価実験を行った結果を報告する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Entropy coding/decoding is implemented on FPGAs as a fast and flexible system in which high level synthesis technologies are key issues. In this paper, we propose scheduling and allocation algorithms for behavioral description of Entropy CODEC. The scheduling algorithm employs CFG as input and finds a solution with minimal cost and execution time by degenerating nodes in CFG. The allocation algorithm assigns each operation to functional units with various bit length. As a result RTL description is efficiently obtained from behavional description of Entoropy CODEC with many conditional branches and variable bit length. Experimental results demonstrate its efficiency and effectiveness. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1996, 号 16(1995-SLDM-079), p. 25-30, 発行日 1996-02-09 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
