ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 1996
  4. 101(1996-SLDM-081)

通信処理用ラピッドプロトタイプシステム構築を目指したFPGA-MCMの構成法

https://ipsj.ixsq.nii.ac.jp/records/27836
https://ipsj.ixsq.nii.ac.jp/records/27836
aa6953ce-62d2-4f6d-8da2-e1aceb7ace18
名前 / ファイル ライセンス アクション
IPSJ-SLDM96081004.pdf IPSJ-SLDM96081004.pdf (545.6 kB)
Copyright (c) 1996 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 1996-10-17
タイトル
タイトル 通信処理用ラピッドプロトタイプシステム構築を目指したFPGA-MCMの構成法
タイトル
言語 en
タイトル An Architecture of FPGA based Multi - Chip Modules Targeted to Rapid Prototype Systems for Telecommunications
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
NTTシステムエレクトロニクス研究所
著者所属
NTTシステムエレクトロニクス研究所
著者所属
NTTシステムエレクトロニクス研究所
著者所属
NTT光ネットワークシステム研究所
著者所属
NTT光ネットワークシステム研究所
著者所属
NTTネットワークサービスシステム研究所
著者所属
NTT基礎技術総合研究所
著者所属(英)
en
NTT System Electronics Laboratories
著者所属(英)
en
NTT System Electronics Laboratories
著者所属(英)
en
NTT System Electronics Laboratories
著者所属(英)
en
NTT Optical Network Systems Laboratories
著者所属(英)
en
NTT Optical Network Systems Laboratories
著者所属(英)
en
NTT Network Service Systems Laboratories
著者所属(英)
en
NTT Science and Core Technology Laboratory Group
著者名 片山, 勝 室岡, 孝宏 宮崎, 敏明 白川, 千洋 林, 一博 市森, 峰樹 深見, 健之助

× 片山, 勝 室岡, 孝宏 宮崎, 敏明 白川, 千洋 林, 一博 市森, 峰樹 深見, 健之助

片山, 勝
室岡, 孝宏
宮崎, 敏明
白川, 千洋
林, 一博
市森, 峰樹
深見, 健之助

Search repository
著者名(英) Masaru, Katayama Takahiro, Murooka Toshiaki, Miyazaki Kazuhiro, Shirakawa Kazuhiro, Hayashi Takaki, Ichimori Kennosuke, Fukami

× Masaru, Katayama Takahiro, Murooka Toshiaki, Miyazaki Kazuhiro, Shirakawa Kazuhiro, Hayashi Takaki, Ichimori Kennosuke, Fukami

en Masaru, Katayama
Takahiro, Murooka
Toshiaki, Miyazaki
Kazuhiro, Shirakawa
Kazuhiro, Hayashi
Takaki, Ichimori
Kennosuke, Fukami

Search repository
論文抄録
内容記述タイプ Other
内容記述 筆者らは,PROTEUSと呼ぶ通信処理用FPGAをアレー状に配置したFPGA?MCMを試作した,114mm□の基板上にPROTEUSチップを3×3()個配置し,TAB実装することにより,小型化をはかっている.また,本MCMは996ピンのI/Oを持つため,圧着式のスタックコネクタでボードとの接続を行なう構成とした.MCM上の隣接FPGA間の信号伝搬遅延は200psecと高速であり,また,大規模論理を搭載可能である.本MCMを複数個搭載したシステムを別途試作し,通信処理のリアルタイム動作を確認した.
論文抄録(英)
内容記述タイプ Other
内容記述 We developed an FPGA based multi-chip module whose component is the telecommunication-oriented FPGA, called PROTEUS. This module consists of 3 × 3 PROTEUS's and its size is 114mm square. Each PROTEUS chip is mounted on the MCM substrate using Tape Automated Bonding (TAB) technology, in order to minimize the size of MCM. To integrate 996 I/O pins, we use stack connectors, so, it is easy to mount it on a circuit board. The delay time between the neighbor FPGAs on the MCM is 200psec, and it is possible to implement large scale circuits in the MCM. We also developed a rapid prototype system that has several MCMs, and realized real-time telecommunication circuits in the system.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 情報処理学会研究報告システムLSI設計技術(SLDM)

巻 1996, 号 101(1996-SLDM-081), p. 25-31, 発行日 1996-10-17
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 18:20:15.065373
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3