WEKO3
アイテム
デバイス・シミュレーション・エンジンの一構成法
https://ipsj.ixsq.nii.ac.jp/records/27712
https://ipsj.ixsq.nii.ac.jp/records/2771280143bf0-2b87-4432-875f-e0597a0475ea
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1998-12-10 | |||||||
タイトル | ||||||||
タイトル | デバイス・シミュレーション・エンジンの一構成法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Realization of Device Simulation Engine | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
明治大学 理工学部 情報科学科 | ||||||||
著者所属 | ||||||||
明治大学 理工学部 情報科学科 | ||||||||
著者所属 | ||||||||
明治大学 理工学部 情報科学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Computer Science, Meiji University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Computer Science, Meiji University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Computer Science, Meiji University | ||||||||
著者名 |
冨田, 栄作
× 冨田, 栄作
|
|||||||
著者名(英) |
Eisaku, Tomita
× Eisaku, Tomita
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 高速でかつ安価なデバイス・シミュレーション専用のハードウェアの構成について検討した結果を報告している.離散化されたデバイス方程式の格子点上の未知変数の計算にはFPGAを用い,未知変数の格納にはFPGA内部のSRAMを用いるという方法で部品数を削減するという現実的な構成方法を提案している.デバイス方程式に先だって,ポアソン方程式の数値解析を取り上げ実装の検討を行なった.またスタティック・タイミング・アナライザとタイミング・シミュレータを用いた予備的な評価も行なっている. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | A high-speed and low-cost device simulation engine is proposed together with the investigation for its structure and realization. The proposal is based on the employment of FPGAs which are used for the calculations of the unknown variables of the discretized device equations. The SRAMs in the FPGAs are partly used for the memories, thus resulting in the cut down of the number of components. The performance of simulation engine is estimated by a static timing analyzer and timing simulator. Device simulation, Simulation Engine, FPGA | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1998, 号 113(1998-SLDM-090), p. 69-74, 発行日 1998-12-10 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |