ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2000
  4. 2(1999-SLDM-094)

プリント基板設計における非平面接続要求の部品下領域を利用した配線手法

https://ipsj.ixsq.nii.ac.jp/records/27653
https://ipsj.ixsq.nii.ac.jp/records/27653
c03328c3-6e90-4f66-a2b0-ed4d6d30c6f1
名前 / ファイル ライセンス アクション
IPSJ-SLDM99094009.pdf IPSJ-SLDM99094009.pdf (662.7 kB)
Copyright (c) 2000 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2000-01-12
タイトル
タイトル プリント基板設計における非平面接続要求の部品下領域を利用した配線手法
タイトル
言語 en
タイトル Heuristic Algorithms for Routing Nonplanar Connections through Areas under Elements in Printed Wiring Board Design
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
広島大学工学部第二類回路システム工学講座
著者所属
広島大学工学部第二類回路システム工学講座
著者所属
広島大学工学部第二類回路システム工学講座
著者所属(英)
en
Department of Circuits and Systems, Faculty of Engineering, Hiroshima University
著者所属(英)
en
Department of Circuits and Systems, Faculty of Engineering, Hiroshima University
著者所属(英)
en
Department of Circuits and Systems, Faculty of Engineering, Hiroshima University
著者名 高藤, 大介 墨川, 新平 渡邉, 敏正

× 高藤, 大介 墨川, 新平 渡邉, 敏正

高藤, 大介
墨川, 新平
渡邉, 敏正

Search repository
著者名(英) Daisuke, Takafuji Sinpei, Sumikawa Toshimasa, Watanabe

× Daisuke, Takafuji Sinpei, Sumikawa Toshimasa, Watanabe

en Daisuke, Takafuji
Sinpei, Sumikawa
Toshimasa, Watanabe

Search repository
論文抄録
内容記述タイプ Other
内容記述 本稿は,プリント基板配線における非平面接続数(一層設計ではジャンパー線数,多層設計ではビアを用いた異層間配線数)を少なくするために,部品下領域を利用した2つの配線手法RUEとEJを提案し,その性能を計算機実験により比較評価する.提案手法は,ともに混雑コストを辺コストあるいは点コストとするグラフモデル上での最短経路探索を用いている.実験ではRUEの方が平均3.8%程多く非平面接続を部品下に埋め込むことができ,さらに計算時間も格段に短いことが確かめられた.
論文抄録(英)
内容記述タイプ Other
内容記述 We propose two algorithms RUE and EJ routing nonplanar connections through areas under elements in printed wiring board design. Nonplanar connections represent jumpers in single-layered design or connection requirements among different layers through vias in multi-layered one. We compare their capability through experiment. Both algorithms repeat finding shortest paths of graphs with congestion costs as edge or vertex weights. It is shown that RUE can embed average 3.8% more nonplanar edges than that CPU time of RUE is 1/6.4 of that of EJ on average.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 情報処理学会研究報告システムLSI設計技術(SLDM)

巻 2000, 号 2(1999-SLDM-094), p. 65-72, 発行日 2000-01-12
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 18:25:53.679520
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3