@techreport{oai:ipsj.ixsq.nii.ac.jp:00027566,
 author = {金子, 直人 and 宇野, 正樹 and 渡邊, 幸之介 and 山本, 淳二 and 工藤知宏 and 天野, 英晴 and N., Kaneko and M., Uno and K., Watanabe and J., Yamamoto and T., Kudoh and H., Amano},
 issue = {117(2001-SLDM-103)},
 month = {Nov},
 note = {マルチコンテキスト FPGA は複数のハードウエアコンテキストをチップ内に持ち、これらを切り替えながら実行することができる。我々はこのようなデバイスの利用に向けマルチコンテキスト設計モデルを提案し、本稿では特にそのコンテキストスケジューラについての議論を行う。、スケジューラはディマンドドリブンに動作し、適当なコンテキストの動的選択を可能にする。また、コンテキストが資源待ちによりブロックされている間に別の処理を行うサスペンションも実現する。予備評価をルータチップの設計上で行い、その有効性を示すことができた。, Multi-context FPGA houses several hardware contexts on-chip, and is capable of switching among them at run time. This paper describes a context scheduling mechanism in our multi-context design model to utilize such devices. The demand driven scheduler provides the dynamic selection of an appropriate context. Also, it realizes the execution of an alternative process while a context is blocked for resources. The preliminary evaluation taken on a router design shows the validity of the mechanism.},
 title = {ハードウエア設計のマルチコンテキスト化手法},
 year = {2001}
}