WEKO3
アイテム
ハードウエア設計のマルチコンテキスト化手法
https://ipsj.ixsq.nii.ac.jp/records/27566
https://ipsj.ixsq.nii.ac.jp/records/2756688466574-92c3-4754-9f9d-705d01be1893
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM01103024.pdf (1.1 MB)
|
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2001-11-28 | |||||||
| タイトル | ||||||||
| タイトル | ハードウエア設計のマルチコンテキスト化手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Context Scheduling Mechanism for Multi - Context Hardware Designs | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 新情報処理開発機構 | ||||||||
| 著者所属 | ||||||||
| 新情報処理開発機構 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Keio University | ||||||||
| 著者名 |
金子, 直人
宇野, 正樹
渡邊, 幸之介
山本, 淳二
工藤知宏
天野, 英晴
× 金子, 直人 宇野, 正樹 渡邊, 幸之介 山本, 淳二 工藤知宏 天野, 英晴
|
|||||||
| 著者名(英) |
N., Kaneko
M., Uno
K., Watanabe
J., Yamamoto
T., Kudoh
H., Amano
× N., Kaneko M., Uno K., Watanabe J., Yamamoto T., Kudoh H., Amano
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マルチコンテキスト FPGA は複数のハードウエアコンテキストをチップ内に持ち、これらを切り替えながら実行することができる。我々はこのようなデバイスの利用に向けマルチコンテキスト設計モデルを提案し、本稿では特にそのコンテキストスケジューラについての議論を行う。、スケジューラはディマンドドリブンに動作し、適当なコンテキストの動的選択を可能にする。また、コンテキストが資源待ちによりブロックされている間に別の処理を行うサスペンションも実現する。予備評価をルータチップの設計上で行い、その有効性を示すことができた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Multi-context FPGA houses several hardware contexts on-chip, and is capable of switching among them at run time. This paper describes a context scheduling mechanism in our multi-context design model to utilize such devices. The demand driven scheduler provides the dynamic selection of an appropriate context. Also, it realizes the execution of an alternative process while a context is blocked for resources. The preliminary evaluation taken on a router design shows the validity of the mechanism. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2001, 号 117(2001-SLDM-103), p. 147-152, 発行日 2001-11-28 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
