WEKO3
アイテム
3次元VLSIにおけるニューラルネットワークを用いた初期配置手法
https://ipsj.ixsq.nii.ac.jp/records/27463
https://ipsj.ixsq.nii.ac.jp/records/27463286c7055-04b8-41a5-81af-6aebc4af0f54
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-01-28 | |||||||
タイトル | ||||||||
タイトル | 3次元VLSIにおけるニューラルネットワークを用いた初期配置手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Initial Placement Method using Neural Networks in 3 - D VLSI | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
広島工業大学工学部 | ||||||||
著者所属 | ||||||||
広島工業大学工学部 | ||||||||
著者所属 | ||||||||
広島工業大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Hiroshima Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Hiroshima Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Hiroshima Institute of Technology | ||||||||
著者名 |
正木, 貴大
× 正木, 貴大
|
|||||||
著者名(英) |
Takahiro, Masaki
× Takahiro, Masaki
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年の集積回路の大規模化に伴い,3次元VLSIに関する研究が注目を集めている.大規模な集積回路を設計するには,レイアウト設計の自動化が不可欠である.また,LSIの設計自動化に伴う組合せ最適化問題の多くは,NP困難と呼ばれるクラスに属する.このため,問題の規模が大きくなると逐次処理を前提とした列挙法により,最適解を探索することは事実上不可能と考えられる.本研究では,シーケンストリプルで表された3次元VLSIにおけるフロアプランを,ニューラルネットワークを用いて決定する手法を提案する.本稿ではそのアルゴリズムと,比較的小規模なデータについて行った実験結果について述べる. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In recent years, the research on 3-D VLSI has been the focus of attention. In order to design large-scale integrated circuits, layout automation is indispensable. Moreover, many of combinatorial optimization problems in the VLSI layout antomation are NP-hard. Therefore, it is impossible to find the optimum solution by the enumeration search based on serial processing when the scale of the problem grows. This paper proposes a 3-D VLSI floorplanning method using Sequence-Triple and neural networks. The experimental results of small-scale data are also described. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2003, 号 7(2002-SLDM-108), p. 99-104, 発行日 2003-01-28 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |