@techreport{oai:ipsj.ixsq.nii.ac.jp:00027421,
 author = {許, 蛍雪 and 崔, 珍赫 and 宮崎, 隆行 and 川口, 博 and 桜井, 貴康 and Yingxue, Xu and Jin-Hyeok, Choi and Takayuki, Miyazaki and Hiroshi, Kawaguchi and Takayasu, Sakurai},
 issue = {105(2003-SLDM-111)},
 month = {Oct},
 note = {高リーク時代において、Self-Timed Cut-Off法に基づくブロックレベル活性化法は、待機時のみならず動作時においてもリーク電流を減らすことができ有効である。その基本動作は統計情報に基づいている。Self-Timed Cut-Offスイッチを使い、一定時間動いていないブロックをスリープモードに入れる。本提案の有効性を８ビットRISCマイクロプロセッサのVerilog HDLによるシミュレーションとともに、0.25umのSOIプロセスで試作された64ビットのcarry look-head加算器の測定を通して検証した。, This paper describes a statistical leakage current reduction scheme that can reduce leakage current even if the chip is in an active mode. The scheme utilizes a self-timed cut-off switch that outs a given block into a sleep mode if the block is not used for a certain number of cycles. The effectiveness of the proposed scheme is verified by an 8-bit RISC microprocessor using Verilog HDL, and demonstrated by a 64bit carry look-ahead adder fabricated with dual-Vth SOI technology.},
 title = {高リーク環境におけるSelf－Timed Cut－Off法を利用した統計的なリーク電流削減手法},
 year = {2003}
}