WEKO3
アイテム
携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP
https://ipsj.ixsq.nii.ac.jp/records/27420
https://ipsj.ixsq.nii.ac.jp/records/27420c09bfa81-81c8-4050-a62a-5ac7bbd10606
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-10-23 | |||||||
タイトル | ||||||||
タイトル | 携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Sub - mW MPEG - 4 Motion Estimation Processor Core for Mobile Video Applications | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属 | ||||||||
金沢大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kanazawa University | ||||||||
著者名 |
宮越, 純一
黒田, 雄樹
深山, 正幸
今村, 幸祐
橋本, 秀雄
吉本, 雅彦
× 宮越, 純一 黒田, 雄樹 深山, 正幸 今村, 幸祐 橋本, 秀雄 吉本, 雅彦
|
|||||||
著者名(英) |
Junichi, Miyakoshi
Yuki, Kuroda
Masayuki, Miyama
Kosuke, Imamura
Hideo, Hashimoto
Masahiko, Yoshimoto
× Junichi, Miyakoshi Yuki, Kuroda Masayuki, Miyama Kosuke, Imamura Hideo, Hashimoto Masahiko, Yoshimoto
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 携帯情報端末応用のシステムLSIへの搭載を目的として,超省電力サブmW・MPEG4動き検出プロセッサコアIPを開発した.本LSIの特徴は2点ある. 1)アルゴリズム勾配的アルゴリズムを採用し,LSI向きに最適化することで演算量を劇的に削減し,かつ高画質を実現した.またさらに高画質を実現するサブブロック探索法を導入した. 2)アーキテクチャの特徴は,16個の演算回路の並列配置によるSIMDデータパス,勾配法に専用化された演算回路,並列性を考慮したメモリデータマッピングである.0.18umCMOS5層メタルプロセスで試作し,1stシリコン動作を確認した.1:4サブサンプリング法よりも高画質かつ0.4mW(@QCIF15)の超低消費電力を達成できた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper describes a sub-mW motion estimation processor core for MPEG-4 video encoding. It features a Gradient Descent Search algorithm whose consumption power is only 6.8% of the 1:4-subsumpling search, producing higher picture quality. Another feature is an optimized SIMD datapath architecture to decrease a clock frequency and an operating voltage. It has been fabricated with CMOS 5-metal 0.18um technology. The measured power consumption to process a QCIF 15fps video is 0.4mW under 0.85MHz, 1.0V. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2003, 号 105(2003-SLDM-111), p. 151-156, 発行日 2003-10-23 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |