Item type |
SIG Technical Reports(1) |
公開日 |
2003-10-23 |
タイトル |
|
|
タイトル |
高信頼設計SPARC64Vマイクロプロセサ |
タイトル |
|
|
言語 |
en |
|
タイトル |
SPARC64 V Microprocessor designed to achieve High Reliability |
言語 |
|
|
言語 |
jpn |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属 |
|
|
|
富士通株式会社 |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者所属(英) |
|
|
|
en |
|
|
Fujitsu Ltd. |
著者名 |
安藤, 壽茂
吉田, 裕司
井上, 愛一郎
杉山, 五美
淺川, 岳夫
森田, 国樹
牟田, 俊之
元車田, 強
岡田, 誠之
山下, 英男
薩川, 禎彦
紺本, 明彦
山下, 良一
杉山, 広行
|
著者名(英) |
Hisashige, Ando
Yuuji, Yoshida
Aiichiro, Inoue
Itsumi, Sugiyama
Takeo, Asakawa
Kuniki, Morita
Toshiyuki, Muta
Tsuyoshi, Motokurumada
Seishi, Okada
Hideo, Yamashita
Yoshihiko, Satsukawa
Akihiko, Konmoto
Ryouichi, Yamashita
Hiroyuki, Sugiyama
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
ハイエンドUnixサーバ用プロセサとして,130nm CMOS PD SOIプロセスを用いて第五世代のSPARC64プロセサを開発した。。クロック周波数は1.35GHzで動作し,消費電力は約50Wである。基幹業務を遂行するサーバには高い信頼度が要求され,特に多数のプロセサを使用する大規模サーバでは個々のプロセサの信頼度を高めることが必須である。一方,微細化加工の進展に伴ない,回路の動作電圧やスイッチングのエネルギーが減少することにより回路のノイズマージンは低下し,高信頼の安定動作とは相反する環境となっている。このような状況に対処するため,Unixサーバプロセサとしては世界で初めて演算器を含むデータパスにもチェック回路を設け,エラー検出時には再実行により回復を図り高い信頼度を確保する設計を行った。 |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Fifth generation SPARC64 processor is developed for high-end Unix servers. A semiconductor process used is 130nm CMOS PD SOI process. The processor runs at 1.35GHz clock and dissipates about 50W. A high reliability is required for the high-end server used for the enterprise and/or social infrastructures. Since a large server incorporates many processor chips, a reliability of an individual processor must be very high. On the other hand, an advancing semiconductor scaling is adversely affecting the reliable operation of the circuits. We have added error check circuitry to the logic circuits of the processor in addition to the on chip memory arrays to achieve high reliability under this circumstance. This is the world first use of the error detection and recovery technique on the logic circuits for the Unix server processor. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM)
巻 2003,
号 105(2003-SLDM-111),
p. 127-132,
発行日 2003-10-23
|
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |