WEKO3
アイテム
クロストーク遅延予防のための詳細配線制約生成手法
https://ipsj.ixsq.nii.ac.jp/records/27380
https://ipsj.ixsq.nii.ac.jp/records/27380572d1486-e3cb-495f-95d3-dd87bc9cd781
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-11-27 | |||||||
タイトル | ||||||||
タイトル | クロストーク遅延予防のための詳細配線制約生成手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Detail Routing Restriction for Crosstalk Delay Prevention | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東芝セミコンダクター社 | ||||||||
著者所属 | ||||||||
東芝セミコンダクター社 | ||||||||
著者所属 | ||||||||
東芝セミコンダクター社 | ||||||||
著者所属 | ||||||||
東芝マイクロエレクトロニクス | ||||||||
著者所属(英) | ||||||||
en | ||||||||
TOSHIBA Corporation Semiconductor Company | ||||||||
著者所属(英) | ||||||||
en | ||||||||
TOSHIBA Corporation Semiconductor Company | ||||||||
著者所属(英) | ||||||||
en | ||||||||
TOSHIBA Corporation Semiconductor Company | ||||||||
著者所属(英) | ||||||||
en | ||||||||
TOSHIBA Microelectronics Corporation | ||||||||
著者名 |
依田, 友幸
中野, 幹雄
南, 文裕
山田, 正昭
× 依田, 友幸 中野, 幹雄 南, 文裕 山田, 正昭
|
|||||||
著者名(英) |
Tomoyuki, Yoda
Mikio, Nakano
Fumihiro, Minami
Masaaki, Yamada
× Tomoyuki, Yoda Mikio, Nakano Fumihiro, Minami Masaaki, Yamada
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | プロセスの微細化に伴い、配線間のカップリング容量に起因するクロストーク遅延が問題となってきている。本報告では、詳細配線時に配線が概略格子を交差する座標に制約を加えることにより,クロストーク遅延を削減する詳細配線手法を提案する。本提案手法では、同時にスイッチングする可能性のある配線同士が隣接しないように交差座標を削減することにより、クロストーク遅延を削減する。実験では、配線可能性を損なうことなく、クロストーク遅延が発生するネット数を約70%削減することができた。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | For deep submicron process, the crosstalk delay caused by coupling capacitance is one of the major issues. In this paper, we propose the detailed routing method for crosstalk delay prevention with crosspoint constraints to global routing grid. In this method, crosspoint constraints are generated to avoid adjacent wires such that each timing window overlaps. In the experimental results, we can reduce the number of nets with crosstalk delay by 70%. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2003, 号 120(2003-SLDM-112), p. 211-216, 発行日 2003-11-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |