ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2004
  4. 5(2003-SLDM-113)

FPAccAアーキテクチャへのラジオシティ法の実装と評価

https://ipsj.ixsq.nii.ac.jp/records/27344
https://ipsj.ixsq.nii.ac.jp/records/27344
7a70314a-0f22-4eac-95b4-2aa26baa19cc
名前 / ファイル ライセンス アクション
IPSJ-SLDM03113020.pdf IPSJ-SLDM03113020.pdf (427.7 kB)
Copyright (c) 2004 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2004-01-23
タイトル
タイトル FPAccAアーキテクチャへのラジオシティ法の実装と評価
タイトル
言語 en
タイトル Implementation and Evaluation of Radiosity Method on FPAccA Architecture
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
広島市立大学情報科学部情報工学科
著者所属
広島市立大学情報科学部情報工学科
著者所属
広島市立大学情報科学部情報工学科
著者所属
広島市立大学情報科学部情報工学科
著者所属(英)
en
Department of Computer Engineering Faculity of Information Scinces, Hiroshima City University
著者所属(英)
en
Department of Computer Engineering Faculity of Information Scinces, Hiroshima City University
著者所属(英)
en
Department of Computer Engineering Faculity of Information Scinces, Hiroshima City University
著者所属(英)
en
Department of Computer Engineering Faculity of Information Scinces, Hiroshima City University
著者名 城本, 正尋 河野, 陽一 越智, 裕之 津田, 孝夫

× 城本, 正尋 河野, 陽一 越智, 裕之 津田, 孝夫

城本, 正尋
河野, 陽一
越智, 裕之
津田, 孝夫

Search repository
著者名(英) Masahiro, Shiromoto Yoichi, Kawano Hiroyuki, Ochi Takao, Tsuda

× Masahiro, Shiromoto Yoichi, Kawano Hiroyuki, Ochi Takao, Tsuda

en Masahiro, Shiromoto
Yoichi, Kawano
Hiroyuki, Ochi
Takao, Tsuda

Search repository
論文抄録
内容記述タイプ Other
内容記述 本稿では,C言語等の高級言語で書かれたプログラムを高速かつ容易に実行できる粗粒度再構成アーキテクチャとして,基本セル中に単精度浮動小数点演算器を搭載したFPAccA Model 2.2アーキテクチャを提案する.また実用的なアプリケーションの例として,ラジオシティ法によるレンダリングタグプログラムを取り上げる.0.35μmプロセスでの実現を仮定して評価したところ,0.25μmプロセスで実現されているCerelon(500MHz)に比べ約10倍高速に処理できるという結果が得られた.また,レイアウト面積と消費電力に関しては,0.18μmプロセスを採用することで現実的な値になると考えられる.
論文抄録(英)
内容記述タイプ Other
内容記述 In this report, we propose FPAccAmodel 2.2 architecture, a coarse-grained reconfigurable architecture that has a single-presision Floating-point unit in each cell, that achieves high-performance execution of programs described in high-level languages as C with low mapping effort. As an example of application, we implemented a rendering program using radiosity method. Assuming 0.35μm process, FPAccA achieved 10 times higher speed compared with Cerelon (500MHz) with 0.25μm process. It is expected that area and power will be feasible, if 0.18μm process is used.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 情報処理学会研究報告システムLSI設計技術(SLDM)

巻 2004, 号 5(2003-SLDM-113), p. 113-118, 発行日 2004-01-23
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 18:34:57.201441
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3