WEKO3
アイテム
招待論文 動的再構成可能チップDRPのCコンパイラ
https://ipsj.ixsq.nii.ac.jp/records/27329
https://ipsj.ixsq.nii.ac.jp/records/27329134d86c9-8e7f-49b2-8cc8-2d5615cc5972
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-01-22 | |||||||
タイトル | ||||||||
タイトル | 招待論文 動的再構成可能チップDRPのCコンパイラ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | C Compiler for Dynamically Reconflgurable Processor : DRP | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NECマルチメディア研究所 | ||||||||
著者所属 | ||||||||
NEC情報システムズ | ||||||||
著者所属 | ||||||||
NEC情報システムズ | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Multimedia Research Laboratpries, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NEC Informatec Systems, Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NEC Informatec Systems, Ltd. | ||||||||
著者名 |
粟島, 亨
× 粟島, 亨
|
|||||||
著者名(英) |
Toru, Awashima
× Toru, Awashima
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 動的再構成可能プロセッサDRP(Dynamically Reconfigurable Processor)のする.C言語ベースの動作合成エンジンをフロントエンドとすることでDPRに対するソフトウェアライクな開発環境を実現した.C言語の操作記述から自動スケジューラにより制御回路(FSM)とデータパス回路が合成される.制御回路はDRPの状態遷移コントローラー(STC)にマッピングされ,データパス回路は複数のコンテキストに分割された上でPEアレイにマッピングされる.フロントエンド合成とバックエンド合成は統合開発環境によりみつに統合され,直感的なGUIが提供される.実チップ上のシンボリックデバッグが可能なオンチップ・デバッガも備えた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | A C Compiler for Dynamically Reconfigurable Processor: DRP is presented. Software like design environment is realized by using our C-based behavior synthesizer as a front-end of the compiler. Finite state machine (FMS) and data paths are generated from C-based behavior description and directly mapped onto State Transition Controller (STC) and multiple context PE arrays of DRP. An integrated development environment (IDE) is provided to support intuitive operations. A symbolic debugger for the actual chip is also provided. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2004, 号 5(2003-SLDM-113), p. 23-28, 発行日 2004-01-22 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |