WEKO3
アイテム
0.18μmプロセスによる差分光再構成型ゲートアレイ
https://ipsj.ixsq.nii.ac.jp/records/27281
https://ipsj.ixsq.nii.ac.jp/records/27281cb3432c4-a000-4420-8c2b-7c38ca62622b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
|
|
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2004-10-21 | |||||||
| タイトル | ||||||||
| タイトル | 0.18μmプロセスによる差分光再構成型ゲートアレイ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An Optically Differential Reconfigurable Gate Array | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 九州工業大学 情報工学部 | ||||||||
| 著者所属 | ||||||||
| 九州工業大学 情報工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology | ||||||||
| 著者名 |
渡邊, 実
小林, 史典
× 渡邊, 実 小林, 史典
|
|||||||
| 著者名(英) |
Minoru, Watanabe
Fuminori, Kobayashi
× Minoru, Watanabe Fuminori, Kobayashi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 差分光再構成型ゲートアレイは,FPGA(Field Programmable Gate Array)の一種であるが,回路情報を電気的に書き込むFPGAとは異なり,光学的な書き込みを可能にしたデバイスである.これまでに0.35μmプロセスを用いた差分光再構成型ゲートアレイを開発済みであるが,本稿では,さらに高密度実装した0.18μm高密度差分光再構成型ゲートアレイの設計例について示す.この設計では7.82nm^2のチップに,4個の論理ブロック,5個のスイッチング・マトリックス,16ビットのI/Oビットを実装した.本稿では,再構成回路部,ゲートアレイ部の実装について述べ,受講部に関しては実験結果も示す. | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper presents the design of a high-density optically differential reconfigurable gate array (ODRGA using a 0.18μm - 5 Metal CMOS process technology. ODRGA is a type of Field Programmable Gate Arrays (FPGAs). However, unlike conventional FPGAs, ODRGAs are reconfigured optically using an external optical system. Although ODRGAs have already been fabricated using a 0.35μm - 3 Metal CMOS process technology, their gate-density remains unsatisfactory. For that reason, a new ODRGA-VLSI chip with four logic blocks, five switching matrices, and 16 I/O bits was fabricated on a 7.82mm^2 chip using more advanced process technology. This paper presents the detailed design of a fabricated ODRGA-VLSI chip, the optical reconfiguration circuit, the gate array structure, the CAD layout, and an ODRGA-VLSI chip mounted on an estimation board. This study also includes experimental results regarding the reconfiguration period. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2004, 号 102(2004-SLDM-116), p. 61-66, 発行日 2004-10-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||