@techreport{oai:ipsj.ixsq.nii.ac.jp:00027238,
 author = {内田, 好弘 and 谷, 貞宏 and 橋本, 昌宜 and 築山, 修治 and 白川, 功 and Yoshihiro, Uchida and Sadahiro, Tani and Masanori, Hashimoto and Shuji, Tsukiyama and Isao, Shirakawa},
 issue = {122(2004-SLDM-117)},
 month = {Dec},
 note = {システム液晶など配線とグランド平面の距離が遠い構造では，配線間の容量結合が大きく容量の見積もりが困難である．本稿ではグランド平面の距離と容量結合の関係を調べ，結合容量を制度よく見積もるための容量抽出手法について考察する．配線構造全体をフィールドソルバで解析するのは困難であるため，計算量，データ規模を削減する方法として４種類の領域分割に基づく抽出方法を評価した．システム液晶上の基本的な配線構造である格子構造に対して領域分割をおこない，分割をせずに解析した容量値と比較した結果，総容量，結合容量とも高精度に抽出できる領域分割法を明らかにした．, This paper discusses interconnect parasitic capacitance extraction for system LCD circuits, where coupling capacitance is much significant since a ground plane locates far away unlike LSI designs. In order to implement an accurate and efficient capacitance extraction system, interconnect structures are spatially divided into several regions considering capacitance coupling range, and analyzed in each region using 3-D field solver. In this paper, four division methods are evaluated in 3×3 lattice structure that is a basic and common structure in system LCD circuits. Experimental results reveal efficient division methods for accurate capacitance extraction.},
 title = {システム液晶のための配線容量抽出手法},
 year = {2004}
}