WEKO3
アイテム
データパス分割に基づく高信頼プロセッサの提案とその予備評価
https://ipsj.ixsq.nii.ac.jp/records/27224
https://ipsj.ixsq.nii.ac.jp/records/2722436f0728a-c52a-46a5-97fa-f2fa975face6
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-12-01 | |||||||
タイトル | ||||||||
タイトル | データパス分割に基づく高信頼プロセッサの提案とその予備評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Depwndable Processor Architecture with Data - Path Partitioning | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
福岡大学大学院工学研究科電子情報工学専攻 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Elec. and Computer Science, Fukuoka University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Informatics, Kyushu University | ||||||||
著者名 |
松坂, 茂治
井上, 弘士
× 松坂, 茂治 井上, 弘士
|
|||||||
著者名(英) |
Shigeharu, Matsusaka
Koji, Inoue
× Shigeharu, Matsusaka Koji, Inoue
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | コンピュータ・システムの高い信頼性を保つためには,障害の原因となる故障を検出する必要がある.故障を検出する一般的な手法として,時間的または空間的冗長性の利用が挙げられる.しかし,それらの冗長性の実現には追加ハードウェアや実行時間の増加といった問題が生じる.本稿では,ハードウェアの大幅な変更をすることなく空間的冗長性を実現するデータパス分割方式を提案する.また,演算時に必要となる最小のビット幅を考慮し,実行時間オーバヘッドを削減する方式を提案する.最善の場合を想定し実行時間を測定した結果,冗長度2の場合で平均1.62倍,4の場合で平均3.09倍の実行時間増加となり,本手法は非常に有効であることが確認できた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In order to maintain the high reliability of a computer system, it is necessary to detect the failure leading to an obstacle. In general, failure is detected by using time redundancy or spatial redundancy. However, in order to realize these redundancies, additional hardware and execution time increase. In this paper, the data-path partitioning which realizes spatial redundancy is proposed without making a large change of hardware. Moreover, the system which reduces an execution time overhead is proposed in consideration of the minimum bit width which is needed at the time of operation. In our evaluation, execution time become an average of 1.62 times (redundancy: two), and an average of 3.09 times (redundancy: four). Therefore, this technique is very effective. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2004, 号 122(2004-SLDM-117), p. 7-11, 発行日 2004-12-01 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |