WEKO3
アイテム
音声認識システムのハードウェア化の一手法－HMM出力確率計算のハードウェア化－
https://ipsj.ixsq.nii.ac.jp/records/27181
https://ipsj.ixsq.nii.ac.jp/records/271812929a39e-897c-4e13-bd32-c0f68792986d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM04119014.pdf (859.3 kB)
|
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2005-03-17 | |||||||
| タイトル | ||||||||
| タイトル | 音声認識システムのハードウェア化の一手法－HMM出力確率計算のハードウェア化－ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Hardware Design for Voice recognition-HMM Output Probabilities calculation circuit- | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 近畿大学大学院総合理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 近畿大学大学院総合理工学研究科 | ||||||||
| 著者所属 | ||||||||
| トヨタテクノサービス | ||||||||
| 著者所属 | ||||||||
| サニー技研 | ||||||||
| 著者所属 | ||||||||
| 近畿大学大学院総合理工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System design Methodology Laboratory, Kinki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System design Methodology Laboratory, Kinki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| TOYOTA Techno service Corp. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Sunny Giken Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System design Methodology Laboratory, Kinki University | ||||||||
| 著者名 |
松野, 裕之
友利, 記昌
宮崎, 崇
西村, 英樹
神戸尚志
× 松野, 裕之 友利, 記昌 宮崎, 崇 西村, 英樹 神戸尚志
|
|||||||
| 著者名(英) |
Hiroyuki, MATSUNO
Norimasa, TOMORI
Takashi, MIYAZAKI
Hideki, NISHIMURA
Takashi, KAMBE
× Hiroyuki, MATSUNO Norimasa, TOMORI Takashi, MIYAZAKI Hideki, NISHIMURA Takashi, KAMBE
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本研究では、音声認識ソフトウェアにおいて計算時間を多く要している部分をハードウェア化し、システム全体の効率化を図る手法を提案する。HMMを用いた連続音声認識は認識性能が高いが、出力確率計算に処理時間を多く要するため、リアルタイムで実行するには高速なCPUが必要となる。ソフトウェア処理全体の約40％を占める出力確率計算部分をハードウェア化することで、CPUの負荷を少なくし、システム全体を効率化することが出来た。出力確率計算回路では、並列処理、パイプライン処理、キャッシュメモリを搭載する等の高速化手法を用いて設計した。その結果、出力確率計算の部分をリアルタイム処理するために十分な性能が得られた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Voice recognition is becoming a popular technology for human interface. In this paper, the hardware design to calculate output probabilities is proposed to improve system performance. Conventional approach for high level voice recognition needs high speed processor. Our approach can reduce the load of CPU by designing the hardware engine for calculation of output probabilities which is 40% of total processing time. And we adapt parallel and pipelining processing with cash memories for real time processing. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2005, 号 27(2004-SLDM-119), p. 79-84, 発行日 2005-03-17 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
