WEKO3
アイテム
Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について
https://ipsj.ixsq.nii.ac.jp/records/27078
https://ipsj.ixsq.nii.ac.jp/records/27078956eb71f-cdfd-44e0-8214-734627196a48
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM06123010.pdf (419.8 kB)
|
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2006-01-18 | |||||||
| タイトル | ||||||||
| タイトル | Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Optimization of Body Bias Voltage Set for Threshold Voltage Control in Flex Power FPGA | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ/明治大学理工学部情報科学科 | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属 | ||||||||
| 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST / Meiji University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electroinibnnatics Group, Nanoelectronics Research Institute, AJST | ||||||||
| 著者名 |
河並, 崇
日置, 雅和
松本, 洋平
堤, 利幸
中川, 格
関川, 敏弘
小池, 汎平
× 河並, 崇 日置, 雅和 松本, 洋平 堤, 利幸 中川, 格 関川, 敏弘 小池, 汎平
|
|||||||
| 著者名(英) |
Takashi, KAWANAMI
Masakazu, HIOKI
Yohei, MATSUMOTO
Toshiyuki, TSUTSUMI
Tadashi, NAKAGAWA
Toshihiro, SEKIGAWA
Hanpei, KOIKE
× Takashi, KAWANAMI Masakazu, HIOKI Yohei, MATSUMOTO Toshiyuki, TSUTSUMI Tadashi, NAKAGAWA Toshihiro, SEKIGAWA Hanpei, KOIKE
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Flex Power FPGAはトランジスタのしきい値電圧を電気的に制御することにより，高速化と低消費電力化を可能とした新しいアーキテクチャである．本稿では，Flex Power FPGA上で設定する高速トランジスタと低消費電力トランジスタに割り当てる最適なバイアス電圧の組み合わせの検討を行う． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The Flex Power FPGA is a new FPGA architecture which enabled high speed operation and low power-consumption by controlling threshold voltage of transistors. This paper discusses the optimal threshold voltage set for threshold voltage control in the Flex Power FPGA. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2006, 号 4(2006-SLDM-123), p. 55-60, 発行日 2006-01-18 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
