@techreport{oai:ipsj.ixsq.nii.ac.jp:00026985, author = {高橋, 洋介 and 高橋, 篤司 and Yosuke, TAKAHASHI and Atsushi, TAKAHASHI}, issue = {126(2006-SLDM-127)}, month = {Nov}, note = {LSIの大規模化に伴うピーク電力の増加は,ゲートの不安定動作や誤動作の原因となるため,その削減が大きな課題となっている.クロックスケジューリングを用いることで回路素子の動作するタイミングをずらすことができるため,従来の同期式回路よりもピーク電力を削減することができる.本研究では,クロックスケジューリングを用いて回路全体の消費電力波形を平滑化させることで,ピーク電力を削減する手法を提案する.既存手法と提案手法により得られたクロックスケジュールを用いた回路に対しHSPICEによるシミュレーションを行ない比較した.その結果,既存手法と比較し実験を行なった4回路のうち3回路でピーク電力を削減することができた., The reduction of peak power consumption of LSI is required to reduce the instability of gate operation, the delay increase, the noise, and etc. It is possible to reduce the peak power consumption by clock scheduling be cause it controls the switching timings of combinational logic elements. In this paper, we propose a clock scheduling approach to smooth the power wave for peak power reduction. The circuits with clock schedule obtained by the proposed method and the previous method are simulated by HSPICE and compared. In the result, the validity of the proposed method is shown on three of four circuits.}, title = {クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法}, year = {2006} }