クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法

• Item type: SIG Technical Reports(1)
• 公開日: 2006-11-29
• タイトル: クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法
• タイトル / 言語: en
• タイトル: Power Wave Smoothing by Clock Scheduling for Peak Power Reduction in LSI
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学大学院理工学研究科集積システム専攻
• 著者所属: 東京工業大学大学院理工学研究科集積システム専攻
• 著者所属(英): en
• 著者所属(英): Department of Communications and Integrated Systems, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Communications and Integrated Systems, Tokyo Institute of Technology
• 著者名: 高橋, 洋介; 高橋, 篤司
• 著者名(英): Yosuke, TAKAHASHI; Atsushi, TAKAHASHI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: LSIの大規模化に伴うピーク電力の増加は，ゲートの不安定動作や誤動作の原因となるため，その削減が大きな課題となっている．クロックスケジューリングを用いることで回路素子の動作するタイミングをずらすことができるため，従来の同期式回路よりもピーク電力を削減することができる．本研究では，クロックスケジューリングを用いて回路全体の消費電力波形を平滑化させることで，ピーク電力を削減する手法を提案する．既存手法と提案手法により得られたクロックスケジュールを用いた回路に対しHSPICEによるシミュレーションを行ない比較した．その結果，既存手法と比較し実験を行なった４回路のうち３回路でピーク電力を削減することができた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The reduction of peak power consumption of LSI is required to reduce the instability of gate operation, the delay increase, the noise, and etc. It is possible to reduce the peak power consumption by clock scheduling be cause it controls the switching timings of combinational logic elements. In this paper, we propose a clock scheduling approach to smooth the power wave for peak power reduction. The circuits with clock schedule obtained by the proposed method and the previous method are simulated by HSPICE and compared. In the result, the validity of the proposed method is shown on three of four circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2006, 号 126(2006-SLDM-127), p. 115-120, 発行日 2006-11-29
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会