| Item type |
SIG Technical Reports(1) |
| 公開日 |
2006-11-29 |
| タイトル |
|
|
タイトル |
［特別講演］System Verilogチユートリアル |
| タイトル |
|
|
言語 |
en |
|
タイトル |
[Special Lecture] SystemVerilog Tutorial |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
松下電器産業株式会社 |
| 著者所属 |
|
|
|
日本シノプシス株式会社 |
| 著者所属 |
|
|
|
株式会社沖ネットワークエルエスアイ |
| 著者所属 |
|
|
|
日本ケイデンス・デザイン・システムズ社 |
| 著者所属 |
|
|
|
三洋半導体株式会社 |
| 著者所属 |
|
|
|
株式会社図研 |
| 著者所属 |
|
|
|
株式会社東芝 |
| 著者所属 |
|
|
|
富士通株式会社 |
| 著者所属 |
|
|
|
松下電器産業株式会社 |
| 著者所属 |
|
|
|
メンター・グラフィックス・ジャパン株式会社 |
| 著者所属 |
|
|
|
株式会社ルネサステクノロジ |
| 著者所属(英) |
|
|
|
en |
|
|
Matsushita Electric Industrial Co., Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Nihon Synopsys Co.JLtd. |
| 著者所属(英) |
|
|
|
en |
|
|
Oki Network LSI Co.,Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Sanyo Semiconductor Co., Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Zuken Inc. |
| 著者所属(英) |
|
|
|
en |
|
|
Cadence Design Systems, Japan B.V. |
| 著者所属(英) |
|
|
|
en |
|
|
Toshiba Corporation. |
| 著者所属(英) |
|
|
|
en |
|
|
FUJITSU LIMITED |
| 著者所属(英) |
|
|
|
en |
|
|
Matsushita Electric Industrial Co., Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Mentor Graphics Japan Co.,Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Renesas Technology Corp. |
| 著者名 |
浜口, 加寿美
明石, 貴昭
湯井, 丈晴
後藤, 謙治
岡本, 実幸
杉浦, 正志
土屋, 丈彦
千綿, 幸雄
竹田, 津弘州
李, 建道
高嶺, 美夫
|
| 著者名(英) |
Kasumi, Hamaguchi
Takaaki, Akashi
Takeharu, Yui
Kenji, Goto
Miyuki, Okamoto
Masashi, Sugiura
akehiko, Tsuchiya
Yukio, Chiwata
Hirokuni, Taketazu
KunDo, Lee
Yoshio, Takamine
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
JEITA(社団法人電子情報技術産業協会)ＥＤＡ技術専門委員会／標準化小委員会傘下で １０社のメンバにより組織されているSystem Verilogタスクグループが System Verilogの「設計のための構文」及び「検証のための構文」の中から「アサーション」をチュートリアル形式で説明します． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
SystemVerilog Task Group which is formed by members from ten companies under the Standardization Support Sub-Committee of EDA Technical Committee, JEITA (Japan Electronics and Information Technology Industries Association) will present a tutorial style lecture of two feature of SystemVerilog; "design construct" and "assertion" in the "verification construct". |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM）
巻 2006,
号 126(2006-SLDM-127),
p. 89-101,
発行日 2006-11-29
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM06127016 (699.0 kB)
