@techreport{oai:ipsj.ixsq.nii.ac.jp:00026962,
 author = {中村, 拓郎 and 長谷川, 揚平 and 堤, 聡 and 松谷, 宏紀 and Vasutan, Tunbunheng and Adepu, Parimala and 西村, 隆 and 加東勝 and 斎藤正太郎 and 佐野, 徹 and 関, 直臣 and 平井, 啓一郎 and 毛凱毅 and 天野, 英晴 and Takuro, NAKAMURA and Yohei, HASEGAWA and Satoshi, TSUTSUMI and Hiroki, MATSUTANI and Vasutan, TUNBUNHENG and Adepu, PARIMALA and Takashi, NISHIMURA and Masaru, KATO and Shotaro, SAITO and Toru, SANO and Naomi, SEKI and Keiichiro, HIRAI and Mao, KAIYI and Hideharu, AMANO},
 issue = {2(2007-SLDM-128)},
 month = {Jan},
 note = {MuCCRA(Multi-Core Configurable Reconfigurable Architecture)プロジェクトは、コンフィギャラブルな低電力マルチコア動的リコンフォギャラブルプロセッサに関するアーキテクチャ技術をチップレベルから提案、開発、解析することを目的としている。MuCCRA-1 はこの最初のプロトタイプであり、ローム社の0.18μm プロセスを用いて 5mm 角のダイ上に 4x4 の 24bit PE アレイ、乗算器 4、分散メモリ 4 を実装している。単一コアの小規模な構成であるが、コンフィギュレーションの高速化と仮想ハードウェア機構を備えており、コンテキスト数の制約を気にしないでプログラムすることが可能である。PE アレイは典型的なアイランドスタイルの構造を持ち、性能とコストのトレードオフ、電力モデルの構築等に用いることができる。, MuCCRA(Multi-Core Configurable Reconfigurable Architecture) project aims to establish architectural techniques to develop low-power multi-core configurable dynamically reconfigurable processors. MuCCRA-1, the first prototype chip in the project is implemented with Rohm's 0.18μm CMOS technology. On the 5mm-square die, 4x4 24bits-PE array, 4 multipliers and 4 distributed shared memory modules are mounted. Although it is a small single core, it provides a high speed configuration mechanism and virtual hardware mechanism to enable programming without taking care of the limitation of context number. PE array structure is a typical island-style architecture on which the trade-off between performance, power consumption and cost can be analyzed.},
 title = {動的リコンフィギャラブルプロセッサ MuCCRA の実装},
 year = {2007}
}