動的リコンフィギャラブルプロセッサ MuCCRA の実装

• Item type: SIG Technical Reports(1)
• 公開日: 2007-01-18
• タイトル: 動的リコンフィギャラブルプロセッサ MuCCRA の実装
• タイトル / 言語: en
• タイトル: Implementation of Dynamically Reconfigurable Processor MuCCRA
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者名: 中村, 拓郎; 長谷川, 揚平; 堤, 聡; 松谷, 宏紀; Vasutan, Tunbunheng; Adepu, Parimala; 西村, 隆; 加東勝; 斎藤正太郎; 佐野, 徹; 関, 直臣; 平井, 啓一郎; 毛凱毅; 天野, 英晴
• 著者名(英): Takuro, NAKAMURA; Yohei, HASEGAWA; Satoshi, TSUTSUMI; Hiroki, MATSUTANI; Vasutan, TUNBUNHENG; Adepu, PARIMALA; Takashi, NISHIMURA; Masaru, KATO; Shotaro, SAITO; Toru, SANO; Naomi, SEKI; Keiichiro, HIRAI; Mao, KAIYI; Hideharu, AMANO
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: MuCCRA(Multi-Core Configurable Reconfigurable Architecture)プロジェクトは、コンフィギャラブルな低電力マルチコア動的リコンフォギャラブルプロセッサに関するアーキテクチャ技術をチップレベルから提案、開発、解析することを目的としている。MuCCRA-1 はこの最初のプロトタイプであり、ローム社の0.18μm プロセスを用いて 5mm 角のダイ上に 4x4 の 24bit PE アレイ、乗算器 4、分散メモリ 4 を実装している。単一コアの小規模な構成であるが、コンフィギュレーションの高速化と仮想ハードウェア機構を備えており、コンテキスト数の制約を気にしないでプログラムすることが可能である。PE アレイは典型的なアイランドスタイルの構造を持ち、性能とコストのトレードオフ、電力モデルの構築等に用いることができる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: MuCCRA(Multi-Core Configurable Reconfigurable Architecture) project aims to establish architectural techniques to develop low-power multi-core configurable dynamically reconfigurable processors. MuCCRA-1, the first prototype chip in the project is implemented with Rohm's 0.18μm CMOS technology. On the 5mm-square die, 4x4 24bits-PE array, 4 multipliers and 4 distributed shared memory modules are mounted. Although it is a small single core, it provides a high speed configuration mechanism and virtual hardware mechanism to enable programming without taking care of the limitation of context number. PE array structure is a typical island-style architecture on which the trade-off between performance, power consumption and cost can be analyzed.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2007, 号 2(2007-SLDM-128), p. 97-102, 発行日 2007-01-18
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会