@techreport{oai:ipsj.ixsq.nii.ac.jp:00026918,
 author = {橋爪裕子 and 大谷, 直毅 and 高島, 康裕 and 中村, 祐一 and Yuko, HASHIZUME and Naoki, Otani and Yasuhiro, TAKASHlMA and Yuichi, NAKAMURA},
 issue = {39(2007-SLDM-130)},
 month = {May},
 note = {近年のLSI製造では微細化が進み，その結果，チップの性能向上は目覚しい進歩が見られる反面，設計時に想定していた様々な性能値から製造時にずれが生じるいわゆる製造ばらつきが深刻な問題になっている．その対策のひとつとして製造後に遅延値調整できる素子(PDE)をクロックツリーに挿入し，クロック到着時刻を調整するデスキュー手法がある．既存のデスキュー手法では，製造ばらつきは正規分布に従う仮定の下に－部のＦＦにおけるクロック到着時刻を測定し，その値に基づきＦＦ対間のクロック到着時刻差を推定することによって，ＰＤＥの遅延量を線形計画法で決定していた．線形計画法を利用するために従来手法では，連続遅延値を持つＰＤＥの利用を仮定する必要があり，現実問題への適用が困難となっていた．そこで，本稿では現実の問題に対応するために，PDEが離散遅延量を持つ場合に対するデスキュー手法を提案する．提案手法では，制約式がtotallyunimodularになることを利用して，線形計画法によりＰＤＥの遅延値が決定可能となった．実験により，無施策だと良品率19.4％しかない例題LSIに対して，遅延素子一個分の遅延量が３０psであるPDE１６個を用いて全体の0.15％のＦＦのクロック到着時刻を測定することにより85.4％へ改善可能であるなど提案手法の有効性を確認した．, In deep-submicron technology, process variations can severely affect the performance and the yield of VLSI chips. As a countermeasure to the variations, deskew, which inserts Programmable Delay Elements (PDEs) into the clock tree and adjusts the clock arrival times of FFs, has been proposed. One of the previous deskew methods measures the arrival clock times of small amount of FFs and presumes that of the others under the assumption that process variation follows Gaussian distribution. This method assumed that PDEs have continuous delay value. We extend this method to handle PDEs which have discrete delay value. We utilize that the constraints hold totally unimodular and decide the delay values of PDEs by the linear programming. Our experiments show that the yield is improved from 19.4% to 85.4% after applying deskew method for a sample when the arrival times for 0.15% of total FFs are measured and the delays of 16 PDEs with delay steps of 30ps are tuned.},
 title = {離散遅延値を持つＰＤＥを用いたクロックデスキュー手法},
 year = {2007}
}