部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法

• Item type: SIG Technical Reports(1)
• 公開日: 2007-05-10
• タイトル: 部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法
• タイトル / 言語: en
• タイトル: Heuristic Instruction Scheduling Method for Processors with Partial Forwarding Structure
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 大阪大学大学院情報科学研究科集積システム設計学講座
• 著者所属: 大阪大学大学院情報科学研究科集積システム設計学講座
• 著者所属: 大阪大学大学院情報科学研究科集積システム設計学講座
• 著者所属: 大阪大学大学院情報科学研究科集積システム設計学講座
• 著者所属: 大阪大学大学院情報科学研究科集積システム設計学講座
• 著者所属(英): en
• 著者所属(英): Integrated System Design Laboratory, Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University.
• 著者所属(英): en
• 著者所属(英): Integrated System Design Laboratory, Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University.
• 著者所属(英): en
• 著者所属(英): Integrated System Design Laboratory, Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University.
• 著者所属(英): en
• 著者所属(英): Integrated System Design Laboratory, Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University.
• 著者所属(英): en
• 著者所属(英): Integrated System Design Laboratory, Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University.
• 著者名: 稗田, 拓路; 田中, 浩明; 坂主, 圭史; 武内, 良典; 今井, 正治
• 著者名(英): Takuji, HIEDA; Hiroaki, TANAKA; Keishi, SAKANUSHl; Yoshinori, TAKEUCHl; Masaharu, IMAI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 部分フォワーディングは，プロセッサのパイプライン中にフォワーディングパスを部分的に持たせる手法である．部分フォワーディングに対応した命令スケジューリングを行うことで，部分フォワーディングに関する設計空間探索を行って命令の実行効率を落とさずに回路量を削減することができる．そのために整数計画法を用いた手法が提案されているが，大きなプログラムに対しては実用的な時間で終了しない．そこで本稿では 部分フォワーディングを有効に利用するための発見的な命令スケジューリング手法を提案する．実験では，ベンチマークプログラムに対して短いコンパイル時間で最適解に近い結果が得られたこと，また，部分フォワーディングに関する設計空間探索を行った場合に，整数計画法を用いた場合と同じパレート最適解候補が得られたことを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Partial forwarding is a design method to put forwarding paths on a part of processor pipeline. To schedule instructions considering partial forwarding structure, the designer can reduce hardware cost of the processor without performance loss by design space exploration of the forwarding structure on a processor. Though a scheduling method with integer linear programming method for partial forwarding processor has already been proposed, compilation may not complete against large programs. In this paper, we propose a heuristic instruction scheduling method for processors with partial forwarding structure. Experimental results show that the proposed method can generate almost optimal scheduling results in short time and optimal solution candidates with the proposed method are the same as those with the integer linear programming method in design space exploration.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2007, 号 39(2007-SLDM-130), p. 7-12, 発行日 2007-05-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会