チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装

• Item type: SIG Technical Reports(1)
• 公開日: 2008-01-17
• タイトル: チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装
• タイトル / 言語: en
• タイトル: Implementation of 3-D Dynamically Reconfiguarable Device using Inter-Chip Wireless Communication
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information and Computer Science, Keio University
• 著者名: 斉藤正太郎; 杉森, 靖史; 小浜由範; 黒田, 忠広; 長谷川, 揚平; 天野, 英晴
• 著者名(英): Shotaro, SAITO; Yasufumi, SUGIMORI; Yoshinori, KOHAMA; Tadahiro, KURODA; Yohei, HASEGAWA; Hideharu, AMANO
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では，動的リコンフイギヤラプルプロセッサMuCCRAを複数チップ積層した3次元動的リコンフイギヤラプルプロセッサMuCCRA-Cubeの実装および評価について述べる積層する個々のMuCCRAチップ（プレーン）は，同一のアーキテクチャを採用し，再構成可能なProcessing Element(PE）とデータメモリの2次元アレイ構造をもつ．また，マルチコンテキスト方式の動的再構成を採用し，コンテキストの切り替えはクロックサイクルごとに各プレーンが独立して行うことができる．チップ間の接続には，チップ上に形成するインダクタの誘導結合による無線通信を採用している．この技術は，チップ製造後に比較的低コストで積層が可能であることから，マルチコア構成の動的リコンフイギャラプルプロセッサを実装する技術として注目されるすなわち，製造後の構成が固定的な従来技術に対して，拡張性やコスト面で有利であると考えられる．我々はASPLA/STARC 90nm CMOS技術を用いてMuCCRA-Cubeを2.5ｍｍ×5ｍｍのダイ上に実装し，3次元積層の実現可能性と３次元化による性能向上の可能性を示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper describes the physical design and evaluation of 3-D dynamically reconfigurable processor MuCCRA-Cube which consists of stacked MuCCRA chips. Each MuCCRA chip (plane) is architecturally identical, and it has a single array of reconfigurable Processing Elements (PEs) and data memory elements. Each plane can switch the PE-array structure based on the multicontext-style dynamic reconfiguration. For an inter-chip connection, a wireless communication technique based on the inductive coupling communication is provided. This is the profitable technique for developing cost-efficient and scalable multi-core architectures because several chips can be stacked after the chip fabrication with relatively low costs. We have developed a prototype chip of MuCCRA-Cube with ASPLA/STARC 90nm CMOS technology. Evaluation result shows that the feasibility of the 3-D stacked MuCCRA-Cube and the potential of the performance improvement.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 2(2008-SLDM-133), p. 109-114, 発行日 2008-01-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会