@techreport{oai:ipsj.ixsq.nii.ac.jp:00026827,
 author = {鈴木, 一範 and 中田, 尚 and 中西, 正樹 and 山下, 茂 and 中島, 康彦 and Kazunori, Suzuki and Takashi, Nakada and Masaki, Nakanishi and Shigeru, Yamashita and Yasuhiko, Nakashima},
 issue = {32(2008-SLDM-134)},
 month = {Mar},
 note = {近年のトランジスタ製造プロセスの微細化によって，トランジスタの故障率の増加が無視できない問題となっている．故障率の増加を抑える手法として，我々はトランジスタが規則的に配置されたセルを提案した．このセルはPMOSとNMOSを組み合わせたものを基本単位として構成されている．我々の提案したセルは，従来のセルに比べて壊れにくく，また故障を検出する機能を備えている．本論文ではこのセルで構成された演算器の提案および評価を行った．提案した演算器は，従来のセルで構成された演算器とトランジスタ数がほぼ同等でありながら，耐故障性に優れていることが分かった．, Recently, the shrinking process causes growth of error rate. We have proposed new standard cells in which transistors are arranged regularly in order to reduce errors. These cells are composed of pairs of PMOS and NMOS. The proposed cells are more robust against transistor faults and can also detect them. In this paper, we propose and evaluate a functional unit that is composed of the proposed cells. The number of transistors in our proposed functional unit is comparable that by traditional cells. Moreover our proposed functional unit has better fault tolerance.},
 title = {少品種高信頼セルによる演算器の提案と評価},
 year = {2008}
}