@techreport{oai:ipsj.ixsq.nii.ac.jp:00026799,
 author = {山口, 誠一朗 and 大山, 裕一郎 and 国武, 勇次 and 松村, 忠幸 and 石飛, 百合子 and 山口, 聖貴 and 李, 東勲 and 金田, 裕介 and 舟木, 敏正 and 室山, 真徳 and 石原, 亨 and 佐藤, 寿倫 and Seiichiro, Yamaguchi and Yuichiro, Oyama and Yuji, Kunitake and Tadayuki, Matsumura and Yuriko, Ishitobi and Masaki, Yamaguchi and Donghoon, Lee and Yusuke, Kaneda and Toshimasa, Funaki and Masanori, Muroyama and Tohru, Ishihara and Toshinori, Sato},
 issue = {32(2008-SLDM-134)},
 month = {Mar},
 note = {動的可変電圧プロセッサ（以下DVSプロセッサ）の代用となるマルチパフォーマンスプロセッサについて述べる．マルチパフォーマンスプロセッサはプロセッサコア内に複数のＰＥ（Processing Element）コアと連想度を動的に変更可能なキャッシュメモリを搭載する．PEコアはすべて同じ命令セットアーキテクチャを持つが消費エネルギーと動作性能が異なる．アプリケーションの負荷に応じて適応的に一つのPEコアとキャッシュメモリの連想度を選択することによりピーク性能を保ちつつプログラム実行に必要なエネルギー消費を削減することが出来る．PEコアの切り替えは約1似秒で行うことが出来る．本稿では，商用の90nｍプロセスを利用して設計したマルチパフォーマンスプロセッサの実現例を紹介しその評価結果を報告する．, This paper presents an energy efficient processor which can be used as a design alternative for the dynamic voltage scaling (DVS) processors in embedded system design. The processor core consists of multiple PE (processing element) cores and a scalable set-associative cache memory. The major advantage over the DVS processors is a small overhead for changing its operating speeds. Our processor can change its speeds in 1/x second while conventional DVS processors need hundreds of microseconds for the performance transition [1], [7].},
 title = {負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価},
 year = {2008}
}