暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ

• Item type: SIG Technical Reports(1)
• 公開日: 2008-11-10
• タイトル: 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ
• タイトル / 言語: en
• タイトル: Dynamically Variable Secure Scan Architecture against Scan-based Side Channel Attack on Cryptography LSIs
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者名: 跡部, 浩士; 奈良, 竜太; 史, 又華; 戸川, 望; 柳澤, 政生; 大附, 辰夫
• 著者名(英): Hiroshi, Atobe; Ryuta, Nara; Youhua, Shi; Nozomu, Togawa; Masao, Yanagisawa; Tatsuo, Ohtsuki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: スキャンテストはスキャンチェインを用いた手法で一般的かつ強力なテスト手法である．しかし，スキャンチェインは外部から回路内部の情報を取得できるため，暗号回路においては有効な攻撃手段となりえる．本稿ではスキャンベース攻撃に対するセキュアスキャンアーキテクチャを提案する．スキャンチェイン内のランダムな場所にインバータを挿入し，スキャンチェインの構造を複雑にする防御手法が提案されているが，回路設計時にインバータを挿入する場所が固定されてしまうため，その特徴を利用し攻撃される可能性がある．したがって，設計した後にもスキャンチェインの構造を動的に変化させる必要があると考えられる．我々はラッチを用いて過去の FF の状態を利用することで次のスキャン FF への出力を変化させる状態依存スキャン FF (SDSFF) を提案する．このスキャン ＦＦ を用いることでスキャンチェインの構造を動的に変化させることが可能であり，コントローラを必要としないため面積オーバーヘッドも少ない AES 暗号回路に提案手法を実装し，評価を行った．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Scan test is a powerful and popular test technique because it can control and observe the internal states of the circuit under test. However, scan chains would be used to discover the internals of crypto hardware, which presents a significant security risk of information leakage. An interesting design-for-test technique by inserting in verters into the internal scan chains to complicate the scan structure has been recently presented. Unfortunately, it still carries the potential of being attacked through statistical analysis of the information scanned out from chips. Therefore, in this paper we propose secure scan architecture, called dynamic variable secure scan, against scan-based side channel attack. The modified scan flip-flops are state-dependent, which could cause the output of each SDSFF to be inverted or not so as to make it more difficult to discover the internal scan architecture. We made an analysis on an AES implementation to show the effectiveness of the proposed method and discussed how our approach is resistant to scan-based side channel attack.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 111(2008-SLDM-137), p. 55-59, 発行日 2008-11-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会