@techreport{oai:ipsj.ixsq.nii.ac.jp:00025907,
 author = {津田, 健 and 山本, 考伸 and 田中, 利彦 and 五島, 正裕 and 森, 眞一郎 and 富田, 眞治 and Takeshi, Tsuda and Takanobu, Yamamoto and Toshihiko, Tanaka and Masahiro, Goshima and Shin-Ichiro, Mori and Shinji, Tomita},
 issue = {21(1998-OS-080)},
 month = {Mar},
 note = {ループの最適化技法のタイリングは、各記憶階層において多重に適用可能であることが知られている。本稿では、各記憶階層に合わせて多重にタイリングを施して各階層に対するヒット率の向上をはかる際に、タイルサイズとループの順序を決定する方法について述べる。本手法では、あるレベルの記憶階層の最適なタイルサイズと隣接する階層の最適なタイルサイズは相反するものではあるが、タイルサイズはアクセス時間がより大きい記憶階層のみから決定してもかまわないことがわかった。また、階層の容量を無駄に取られないような処理順序を決定する。本手法を行列積およびLU分解に適用したところ、行列のサイズが大きくなっても性能低下は見られなかった。LU分解では、従来の最適化手法と比較して、26％の性能向上がみられた。, It is known that a loop optimize technique, Tiling can be applied to each class of memory hierarchy. In this paper, we speak about the technique to apply tiling for the size of each class of memory hierarchy and decide the size of the tile and the order of loop so that hit ratio of each memory hierarchy is improved. The best size of a certain level of memory hierarchy is contray to that of former level. In this technique, we know that tile size can be decided by only slow memory hierarchy. We decide the order of loop to make use of the size of memory hierarchy. When we apply this technique to matrix product and lu decomposition, the performance is not decreased when the size is larger. In lu decomposition, we get 26% better result than the former technique.},
 title = {メモリ・アクセスの局所性を最適化するループ再構成法},
 year = {1999}
}