WEKO3
アイテム
キューマシン計算モデルに基づくスーパスカラプロセッサの実装と評価
https://ipsj.ixsq.nii.ac.jp/records/25900
https://ipsj.ixsq.nii.ac.jp/records/259008512bbfa-5974-443e-a8d3-0fd543c0411c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1999 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1999-03-04 | |||||||
タイトル | ||||||||
タイトル | キューマシン計算モデルに基づくスーパスカラプロセッサの実装と評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Implementation and evaluation of SuperScalar Processor based on Queue Machine Computation Model | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
電気通信大学大学院情報システム学研究科 | ||||||||
著者所属 | ||||||||
電気通信大学大学院情報システム学研究科 | ||||||||
著者所属 | ||||||||
電気通信大学大学院情報システム学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Information System, The University of Electro-Communications | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Information System, The University of Electro-Communications | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Information System, The University of Electro-Communications | ||||||||
著者名 |
鈴木, 均
前田, 敦司
岡本, 秀輔
× 鈴木, 均 前田, 敦司 岡本, 秀輔
|
|||||||
著者名(英) |
Hitoshi, Suzuki
Atusi, Maeda
Shusuke, Okamoto
× Hitoshi, Suzuki Atusi, Maeda Shusuke, Okamoto
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | キューマシン計算モデルは、式の木構造を幅優先に探索することで命令列を作り、式の中間結果をFIFOのキューに格納する計算モデルである。これまでにこの計算モデルの特徴を利用したスーパスカラプロセッサのモデル設計がなされてきた。本報告ではプログラム中の繰り返し操作・手続き呼び出しなどにおいて、データ順序の入れ替えやインデックス計算などを行う際に有用なデータ退避用のキューを導入した。まずキューマシン計算モデルに基づいたスーパスカラプロセッサの動作原理について説明し、続いてデータ退避用のキューについて言及し、PLD化を目指した設計・シミュレーションの結果について述べる。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The queue machine model of execution is an evaluation scheme for expression trees, in which input operands of operations are taken from head of queue, and its result is put onto tail of queue. The previous study with this model is a design of superscalar processor model. In this paper, we produce a queue for backup/restore data, which efficiently for loop or procedure call. We describe a result of design and simulation for implementation of PLD device. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10444176 | |||||||
書誌情報 |
情報処理学会研究報告システムソフトウェアとオペレーティング・システム(OS) 巻 1999, 号 21(1998-OS-080), p. 91-96, 発行日 1999-03-04 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |