@techreport{oai:ipsj.ixsq.nii.ac.jp:00025899,
 author = {近藤, 正章 and 坂井, 修一 and 朴, 泰祐 and 中村, 宏 and Masaaki, Kondo and Shuichi, Sakai and Taisuke, Boku and Hiroshi, Nakamura},
 issue = {21(1998-OS-080)},
 month = {Mar},
 note = {本稿では，CPUとメモリをシングルチップ上に融合させたプロセッサ・メモリ混載型LSIについて，特にHPC分野をターゲットにしたアーキテクチャの検討を行なう．プロセッサ・メモリ混載型LSIでは，オンチップメモリに対するアクセスが低レーテンシかつ高バンド幅であるため，性能向上が期待されるが，HPCではワーキングセットが大きく，オンチップメモリにそのすべてが収まりきらないことが多い．ここでは，最初に，HPC用VLSIアーキテクチャとしてオンチップメモリ，オフチップメモリの両者を持つアーキテクチャを考え，その命令セットおよびハードウェア構成の概略を提案する．次に，オンチップ・オフチップ両メモリのスループット，浮動小数点演算器数などをパラメータとして，いくつかのプログラムについての予備実験を行ない，アーキテクチャの諸元を設定する．さらに，Linpackベンチマークプログラムにおける性能予測では，オンチップメモリを用いたブロッキングを行なうことにより，プロセッサ・メモリ混載型LSIで高性能が得られることを確認した．, In this paper, we describe our study of processor-memory intergrated LSI architecture aiming at performance improvement of HPC applications. The memory-integrated processor has low latency and high bandwidth in respect of access to the on-chip memory. In the HPC applications, however, their working sets are too large to fit into the on-chip memory. Therefore we discuss VLSI architecture with both on-chip and off-chip memories, and we propose an outline of extended instructions and hardware. In addition, to decide architectural factors, the performance of some programs are evaluated with on-chip/off-chip memory throughput and number of floating point pipeline units being parameterized. And Linpack benchmark examination shows that memory-integrated processor achieves high performance taking on-chip memory blocking algorithm.},
 title = {オンチップメモリを用いたHPCプロセッサの検討},
 year = {1999}
}