多相脈流電源によるジョセフソンプロセッサの設計

• Item type: SIG Technical Reports(1)
• 公開日: 1988-01-21
• タイトル: 多相脈流電源によるジョセフソンプロセッサの設計
• タイトル / 言語: en
• タイトル: Design of Josephson Processor Based on Multi - phased Pulse Power Supply
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 電子技術総合研究所
• 著者所属: 電子技術総合研究所
• 著者所属: 電子技術総合研究所
• 著者所属: 武蔵工大
• 著者所属(英): en
• 著者所属(英): Electrotechnical Laboratory, Tsukuba City, Japan
• 著者所属(英): en
• 著者所属(英): Electrotechnical Laboratory, Tsukuba City, Japan
• 著者所属(英): en
• 著者所属(英): Electrotechnical Laboratory, Tsukuba City, Japan
• 著者所属(英): en
• 著者所属(英): Musashi Institute of Technology Tokyo, Japan
• 著者名: 岡田, 義邦; 濱崎, 陽一; 仲川, 博; 河村, 裕樹
• 著者名(英): Yoshikuni, Okada; Youichi, Hamazaki; Hiroshi, Nakagawa; Hiroki, Kawamura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ジョセフソン論理素子は、シリコン素子に較べて、遅延・電力積が小さく、超高速計算機を実現する素子として期待されている。しかし、論理素子特性はシリコン素子と異なる点も多く、従来の論理回路の単純な置き換えでは回路設計はできない。このため、電源駆動法を含めた設計方式を確立する必.要がある。ここでは、従来のAC電源駆動方式の欠点を克服するものとして、当所で提案した多相脈流電源の手法、最適な相数などについて述べるとともに、否定回路挿入のためのスプリット電源方式、パイプライン回路の構成法について考察し、最後にこれをもとに設計したジョセフソンプロセッサの構成例を示し、そのシミュレーション結果によれば小規模なプロセッサの場合、現在の素子速度で、命令の先読み無しで1GIPS級の処理速度が可能である事を報告する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Josephson Logic circuits show much better speed/power characteristic than silicon circuits. It is expected to make super-computer with the Josephson circuit. But, we cannot simply substitute Josephson gates for silicon gates in the logic design, because the characteristics of these two logical elements are different. It is required to establish design method for Josephson logic systems. We describe here the multi-phased pulsed power supply, which we proposed to overcome the defects of AC power supply proposed by IBM, the effect of the number of phases, splitted power supply to introduce "not" operation in the circuit, and design metod of the pipeline circuit. Finally, we show an example of the Josephson processor based on these methods. The results of its logic simulation shows that the high speed small-scaled processor with one GIPS is possible under the devices now we have developped, without pipeline operation.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1988, 号 4(1987-ARC-048), p. 33-40, 発行日 1988-01-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会