WEKO3
アイテム
マルチベクトルプロセッサVPPの処理方式
https://ipsj.ixsq.nii.ac.jp/records/24760
https://ipsj.ixsq.nii.ac.jp/records/247609000fb89-4eb7-44b9-adbb-01cf6571c895
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC88073008.pdf (1.1 MB)
|
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1988-10-31 | |||||||
| タイトル | ||||||||
| タイトル | マルチベクトルプロセッサVPPの処理方式 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | AN ARCHITECTURE OF MULTIPLE VECTOR PROCESSOR SYSTEM VPP | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属 | ||||||||
| 株式会社東芝総合研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| R&D Center, Toshiba Corporation | ||||||||
| 著者名 |
関戸, 一紀
前田, 明
真鍋, 俊彦
岩佐, 繁明
井上, 淳
橋本, 智
× 関戸, 一紀 前田, 明 真鍋, 俊彦 岩佐, 繁明 井上, 淳 橋本, 智
|
|||||||
| 著者名(英) |
Kazunori, Sekido
Akira, Maeda
Toshihiko, Manabe
Shigeaki, Iwasa
Astushi, Inoue
Satoru, Hashimoto
× Kazunori, Sekido Akira, Maeda Toshihiko, Manabe Shigeaki, Iwasa Astushi, Inoue Satoru, Hashimoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 画像処理を応用の1つとする並列処理システムVPP (Variable Processor Pipeline)を開発している。VPPは多数のベクトルプロセッサPUを高速で柔軟な結合部で結合したMIMD方式のマルチプロセッサである。結合部はその基本構成要素であるBLを矩形状に配置し、SループとDループの2つのループで接続した簡単な構造をしている。結合部は1対1のデータ転送の他に1対多のデータ転送やステータスの返送機能を持っている。また、VPPのプログラミング言語として、FORTRANに並列性を記述する機能を付加した言語とその処理系を開発した。本言語ではデータ転送を陽にSEND，RECEIVEで記述する。なお、その実現には結合部の機能を十分に活かせるようにした。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We are developing a parallel processing system VPP (Variable Processor Pipeline) which aims at many applications especially image processings. It consist of many element processors PU's (Processor Unit) and a high speed flexible network. Each PU is a kind of vector processor, and all PU's execute programs based on an MIMD manner. The network consists of many BL's (Bus Logic unit) which are arranged in a rectangular form and connected by S-loop and D-loop. It has not only a one-to-one transfer mode but also a one-to N, broad-casting transfer mode. We have also developed a parallel programming language for VPP which is an extension of FORTRAN. Data transfer programs are wirtten explicitly using SEND, RECEIVE primitives to make full use of the network capability. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1988, 号 79(1988-ARC-073), p. 53-60, 発行日 1988-10-31 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
