@techreport{oai:ipsj.ixsq.nii.ac.jp:00024635,
 author = {石畑, 宏明 and 稲野, 聡 and 堀江, 健志 and 清水, 俊幸 and 加藤, 定幸 and Hiroaki, Ishihata and Satoshi, Inano and Takeshi, Horie and Toshiyuki, Shimizu and Sadayuki, Kato},
 issue = {60(1990-ARC-083)},
 month = {Jul},
 note = {プロセッサエレメントのメモリシステムの構成について述べる．CAP?IIは，64?1024台のプロセッサ・エレメントからなる分散メモリ型の並列計算機である．並列計算機をさまざまなアプリケーションに適用するためには，高い単体プロセッサの演算性能と，高速なプロセッサ間通信が要求される．CAP?IIでは，プロセッサに32ビットRISCマイクロプロセッサを採用し，用途別の3種類のネットワークを持つことにより高性能を実現する．, In this paper, we present an architecture of CAP-II. CAP-II is a highly parallel processor consists of 64 to 1024 processing elements (PEs). Highly parallel processor must have both powerful PEs and high speed communication network to achieve high performance in variety of problems. We use 32bit RISC micro-processor with cache memory for PE. And the system has 3 different type networks for broadcast, 10calcommunication, and synchronization.},
 title = {高並列計算機CAP - IIの構成とメモリシステム},
 year = {1990}
}