@techreport{oai:ipsj.ixsq.nii.ac.jp:00024554,
 author = {中島, 雅逸 and 中野, 拓 and 中倉, 康浩 and 吉田, 忠弘 and 後井, 良之 and 中居, 祐二 and 瀬川, 礼二 and 岸田, 武 and 廉田, 浩 and Masaitsu, Nakajima and Hiraku, Nakano and Yasuhiro, Nakakura and Tadahiro, Yoshida and Yoshiyuki, Goi and Yuuji, Nakai and Reiji, Segawa and Takeshi, Kishida and Hiroshi, Kadota},
 issue = {23(1990-ARC-087)},
 month = {Mar},
 note = {数値計算分野を主たるアプリケーションとするスーパースカラ・マイクロプロセッサOHMEGAを開発した。OHMEGAは、スーパースカラ方式と呼ばれる命令レベルの並列実行方式を採用するとともに、最適化コンパイラによって静的にコード・スケジューリングされたオブジェクト・コードに対して、動的に発生するハザードをout?of?orderの命令実行を含めて実行時に解消することにより高い実行性能を実現する。本報告では、OHMEGAのアーキテクチャ、特にそのハードウェア構成とパイプライン構造について述べる。, We have developed a VLSI superscalar microprocessor for numerical applications, it's called OHMEGA processor. OHMEGA processor adopts superscalar architecture that operates instruction - level parallel execution, statically code - scheduling by compiler, dynamically hazard resolution with out-of -order execution. OHMEGA processor realizes a very high performance by taking advantage of these techniques. This paper describes OHMEGA processor architecture, especially its hardware organization and pipeline structure.},
 title = {OHMEGA：数値計算用スーパースカラ・マイクロプロセッサのアーキテクチャ　－ハードウェア構成とパイプライン構造－},
 year = {1991}
}