WEKO3
アイテム
高速フィルタリングプロセッサの方式と性能評価
https://ipsj.ixsq.nii.ac.jp/records/24494
https://ipsj.ixsq.nii.ac.jp/records/244943be28c86-aa5a-49b3-af38-f30564520f85
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC91090004.pdf (1.1 MB)
|
Copyright (c) 1991 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1991-10-07 | |||||||
| タイトル | ||||||||
| タイトル | 高速フィルタリングプロセッサの方式と性能評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Highspeed Filtering Processor Architecture and Its Evaluation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, HITACHI Ltd. | ||||||||
| 著者名 |
土田正士
河村, 信男
中野, 幸生
武藤, 英男
北嶋, 弘行
米田, 茂
× 土田正士 河村, 信男 中野, 幸生 武藤, 英男 北嶋, 弘行 米田, 茂
|
|||||||
| 著者名(英) |
Masashi, Tsuchida
Nobuo, Kawamura
Yukio, Nakano
Hideo, Mutoh
Hiroyuki, Kitajima
Shigeru, Yoneda
× Masashi, Tsuchida Nobuo, Kawamura Yukio, Nakano Hideo, Mutoh Hiroyuki, Kitajima Shigeru, Yoneda
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 高速フィルタリングプロセッサの実現方式と性能評価結果について述べる。本プロセッサは、メインフレーム計算機のチャネルに接続された付加プロセッサの位置付けにある。対話処理の性能向上とオンライン処理への影響を最小化することを目指し、本プロセッサを支援するプロトタイプDBMSを開発した。性能評価では、対話処理での性能実測を定量的に評価した結果を示す。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A highspeed filtering processor architecture and its evaluation are described. This processor is a filtering processor attached to a conventional channel of a mainframe computer. We extend the commercial DBMS for cooperating filtering processor capability. It is designed to improve the interactive query performance and minimize the influence on on-line transaction response time. The measurement results of the extended DBMS, in which interactive queries are concurrently executed, are described and analyzed. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1991, 号 86(1991-ARC-090), p. 25-32, 発行日 1991-10-07 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
