WEKO3
アイテム
条件実行アーキテクチャGIFTの最適化コンパイラ
https://ipsj.ixsq.nii.ac.jp/records/24475
https://ipsj.ixsq.nii.ac.jp/records/24475508c4082-6d14-4481-98f5-c47ea5f56212
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC91091004.pdf (1.1 MB)
|
Copyright (c) 1991 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1991-11-21 | |||||||
| タイトル | ||||||||
| タイトル | 条件実行アーキテクチャGIFTの最適化コンパイラ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An Optimizing Compiler for GIFT | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 日本アイビーエム（株）東京基礎研究所 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学理工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| School of Science & Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| School of Science & Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| IBM Japan, Ltd. Tokyo Research Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| School of Science & Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| School of Science & Engineering, Waseda University | ||||||||
| 著者名 |
中谷, 信太郎
鈴木, 英俊
小松, 秀昭
深澤, 良彰
門倉, 敏夫
× 中谷, 信太郎 鈴木, 英俊 小松, 秀昭 深澤, 良彰 門倉, 敏夫
|
|||||||
| 著者名(英) |
Shintaro, Nakatani
Eishun, Suzuki
Hideaki, Komatsu
Yoshiaki, Fukazawa
Toshio, Kadokura
× Shintaro, Nakatani Eishun, Suzuki Hideaki, Komatsu Yoshiaki, Fukazawa Toshio, Kadokura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | プログラム中には種々の依存関係が存在し、それにより最適化コンパイラはプログラムの並列化を妨げられている。より高い並列性を持つコードを生成するためにはこの依存関係を削減しなければならず、そのためにはハードウェア側からのサポートが必要不可欠となる。本稿では、拡張VLIWアーキテクチャGIFTを対象に、SSA変換の導入、拡張PDGの利用により個々の依存関係を排除し並列化をおこなう手法について述べる。また、その並列化のためにGIFTが与えている条件実行、先行実行機構等のアーキテクチャサポートについて述べる。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A program contains various kinds of dependences, which prevent parallelization of an optimizing compiler. In order to increase parallelism of a program, it is necessary to decrease these dependences. For that purpose, some hardware supports such as conditional execution, speculative execution, dynamic memory arbitration are indispensable. In this paper, we describe parallelization techniques based on SSA(Static Single Assignment) transformation and extended PDG (Program Dependence Graph), and hardware supports by the extended VLIW architecture GIFT (Guarded Instruction architecture for Fine-grain Technique). | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1991, 号 100(1991-ARC-091), p. 29-36, 発行日 1991-11-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
